“H01L21/98”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果234个，建议您升级VIP下载更多相关专利

[发明专利]包括升高焊盘上的贯穿模球的半导体封装及其制造方法-CN201710146188.4在审
发明人：成基俊;金钟薰;裵汉俊 -专利权人：爱思开海力士有限公司
申请日： 2017-03-13 - 公布日： 2017-12-08 - 主分类号： H01L21/98 文献下载
摘要：包括升高焊盘上的贯穿模球的半导体封装及其制造方法。一种半导体封装包括第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为覆盖所述互连结构层的所述第一表面以暴露每个贯穿模球连接体的一部分；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。
包括升高焊盘上贯穿半导体封装及其制造方法

[发明专利]一种系统级封装方法及其封装单元-CN201610312642.4在审
发明人：萧建成 -专利权人：北京中电网信息技术有限公司;中电网（北京）电子科技发展有限公司
申请日： 2016-05-13 - 公布日： 2017-11-21 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种系统级封装方法及其封装单元。其中，所述系统级封装方法包括将高干扰元件及外围电路元件独立设置，形成电容电阻阵列；通过预定的封装方式，形成若干种确优芯片；堆叠所述电容电阻阵列以及所述确优芯片，形成3D堆叠裸片；将所述3D堆叠裸片与多芯片封装单元与多芯片模组组成至一个系统级封装单元中。将大容量电容、电阻或电感等的高干扰元件及外围电路元件独立设置，成为3D堆叠裸片中的独立的一层，在SIP过程中能够简化布局和提升抗干扰设计，有效的节省了空间，提高了性能。
一种系统封装方法及其单元

[发明专利]形成叠层封装结构的方法-CN201310028297.8有效
发明人：吕俊麟;刘明凯;吴凯强;杨青峰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-24 - 公布日： 2017-11-03 - 主分类号： H01L21/98 文献下载
摘要：一种方法，包括将半导体管芯附接在晶圆的第一面上，将第一顶部封装件附接在晶圆的第一面上以及将第二顶部封装件附接在晶圆的第一面上。方法进一步包括将封装层沉积在晶圆的第一面上方，其中，第一顶部封装件和第二顶部封装件嵌入到封装层中，对晶圆的第二面施加减薄工艺，将晶圆切割成多个芯片封装件以及将芯片封装件附接至衬底。本发明还提供了形成叠层封装结构的方法。
形成封装结构方法

[发明专利]一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法-CN201110403768.X有效
发明人：雍珊珊;王新安;蓝晶;吴承昊;龙晓波;高国华 -专利权人：北京大学深圳研究生院;南通富士通微电子股份有限公司
申请日： 2011-12-06 - 公布日： 2017-10-20 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法，所述方法即通过将多个可重构算子阵列结构芯片的临近IO相连，未连接IO引出，经过封装，从而形成更大规模的阵列结构芯片。步骤包括将多块可重构算子阵列结构芯片放在一块基板上，并使其固定；光刻，在所有芯片的IO处形成连接通孔，在需要连接的IO之间形成通道；蒸铝，填充IO的连接通孔以及IO之间的通道，形成第一层金属层；光刻，在需要连接出的IO处形成连接通孔；蒸铝，填充IO的连接通孔，露出电性端子；在每个电性端子处生长凸点，完成封装。本发明提供一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法，使得同一种设计可适应不同规模的应用需求。
一种基于 mcp 封装形式可重构算子阵列结构规模扩展方法

[发明专利]用于形成集成电路的方法-CN201210482667.0有效
发明人： P·巴尔;S·若布洛;N·奥特利尔 -专利权人：意法半导体有限公司
申请日： 2012-11-19 - 公布日： 2017-08-11 - 主分类号： H01L21/98 文献下载
摘要：本申请涉及用于形成集成电路的方法。具体地，一种用于形成集成电路的方法，包括步骤a)在第一半导体晶片的前表面中形成开口，开口的深度小于10μm并且将开口填充有传导材料；b)在前表面的有源区中形成部件的掺杂区域，在前表面上形成互连层，以及将支持互连层的表面进行平坦化；c)利用绝缘层覆盖第二半导体晶片的前表面，以及将涂敷有绝缘体的表面进行平坦化；d)将第二半导体晶片的涂敷有绝缘体的前表面施加抵靠在第一半导体晶片的支持互连层的前表面上，以获得在两个晶片之间的键合；e)从第二半导体晶片的后表面形成过孔，以到达第一半导体晶片的互连层；以及f)对第一半导体晶片进行减薄以到达填充有传导材料的开口。
用于形成集成电路方法

[发明专利]晶圆三维集成的方法-CN201510148917.0有效
发明人：朱继锋;肖胜安;胡思平;董金文 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2015-03-31 - 公布日： 2017-08-04 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及半导体制造领域，尤其涉及一种晶圆三维集成的方法。通过本发明的方法能够将包含不同工艺、不同功能的芯片的晶圆集成在一个晶圆级异质三维结构上，在保持了芯片体积的同时，大规模提高芯片的功能，大幅度缩短了每个功能芯片之间的金属互连，减小了发热、功耗、与延迟。
三维集成方法

[发明专利]用于屏蔽集成电路高密度封装电磁干扰方法及激光加工设备-CN201710076564.7在审
发明人：熊政军;陈涛 -专利权人：武汉澳谱激光科技有限公司
申请日： 2017-02-13 - 公布日： 2017-07-25 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及用于屏蔽集成电路高密度封装电磁干扰方法及激光加工设备，具体为把集成模块置于激光加工设备的三维工作台上，利用电荷藕合器件图像传感器CCD自动定位功能找到印刷电路板上已预设的参考点，进而找到印刷电路板上预制的接地金属带。激光加工设备自动在集成模块的封装体上沿接地金属带开槽，将金属带裸露出来。在所开微槽内灌注金属材料，如银浆，固化该金属材料后形成金属墙，再在该集成模块上方进行真空溅镀金属膜，将整个集成模块的电路封闭起来。本发明为集成模块的高集成度与微型化扫清了障碍。在经济效益上，效果也是显著的。
用于屏蔽集成电路高密度封装电磁干扰方法激光加工设备

[发明专利]半导体装置及其制造方法-CN201610548670.6在审
发明人：姜成根;元秋亨;金因瑞 -专利权人：艾马克科技公司
申请日： 2016-07-13 - 公布日： 2017-07-18 - 主分类号： H01L21/98 文献下载
摘要：半导体装置及其制造方法。本发明公开一种半导体装置及一种其制造方法，所述半导体装置及其制造方法能够通过增加用于形成输入/输出垫的区域而容易地增加所述输入/输出垫的数目，使得再分布层形成为延伸直到包封物。在一个实施例中，所述制造方法包含通过在晶片衬底上相继形成氧化物层、半导体层和后段制程(BEOL)层来准备晶片；切割所述晶片以将所述晶片划分为个别半导体芯片；通过翻转所述半导体芯片并从所述半导体芯片移除所述晶片衬底来将所述半导体芯片安装在载体的一个表面上；使用包封物包封所述载体的所述一个表面和所述半导体芯片且接着移除所述载体；在移除所述载体的同时形成待电连接到向外暴露的所述BEOL层的再分布层；以及形成待电连接到待电连接到所述再分布层的导电凸块。
半导体装置及其制造方法

[发明专利]一种芯片的封装工艺和封装结构-CN201611130985.5在审
发明人：林挺宇;陈峰 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2016-12-09 - 公布日： 2017-05-31 - 主分类号： H01L21/98 文献下载
摘要：本发明提供了一种芯片的封装工艺和封装结构，包括在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体底面，使衬底表面低于第一凸台的表面；在第一芯片和衬底上形成保护层，在保护层上形成与各第一凸台电连接的第一导线；在第一导线上形成第一绝缘层和与各第一导线电连接的连接柱；在第一绝缘层上设置至少一个第二芯片，并在各第二芯片和第一绝缘层上形成第二绝缘层；在第二绝缘层上形成与各连接柱和各第二凸台的上表面电连接的多条第二导线以及第三绝缘层；在第三绝缘层上形成窗口，以设置与各第二导线电连接的焊球。本发明使用腔体和保护层保护芯片并用导线和焊球将芯片的电极引出到焊球上，通过焊球与芯片进行数据传输。
一种芯片封装工艺结构

[发明专利]集成扇出结构以及形成方法-CN201610724021.7在审
发明人：陈宪伟;苏安治;林宗澍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-25 - 公布日： 2017-05-24 - 主分类号： H01L21/98 文献下载
摘要：提供了半导体器件及形成方法。模塑料沿着第一管芯和第二管芯的侧壁延伸。在第一管芯、第二管芯和模塑料上方形成再分布层。再分布层包括位于第一管芯和第二管芯之间的间隙上面的导体。在第一管芯的边缘上方以第一角度布线导体。相对于沿着第一管芯和第二管芯之间的最短的线延伸的直线测量第一角度，并且第一角度大于0。本发明的实施例还涉及集成扇出结构以及形成方法。
集成结构以及形成方法

[发明专利]半导体封装和封装半导体装置的方法-CN201410092931.9有效
发明人：杨永波;胡振鸿 -专利权人：联测总部私人有限公司
申请日： 2014-03-13 - 公布日： 2017-04-12 - 主分类号： H01L21/98 文献下载
摘要：呈现半导体封装和用于形成半导体封装的方法。所述方法包括提供一种具有第一主表面和第二主表面的封装衬底。所述封装衬底包括至少一个具有至少一个空腔的衬底层。形成互连结构。在所述空腔内形成至少一个导电螺柱并且在所述封装衬底的所述第一主表面的上面形成导电迹线和连接焊盘并且将其与所述导电螺柱的顶表面耦接。形成封装焊盘并且将其直接耦接到所述导电螺柱。提供裸片，在其第一表面或第二表面上具有导电触点。所述裸片的所述导电触点被电耦接到所述互连结构。在所述封装衬底的上面形成封盖来包封所述裸片。
半导体封装装置方法

[发明专利]半导体封装及其制造方法-CN201110459218.X有效
发明人：崔银景;郑世泳;崔光喆;闵台洪;李忠善;金晶焕 -专利权人：三星电子株式会社
申请日： 2011-12-31 - 公布日： 2017-04-12 - 主分类号： H01L21/98 文献下载
摘要：本发明提供一种半导体封装及其制造方法。在一个实施方式中，为了制造半导体封装，提供其中制造有半导体芯片的晶片。散热层形成在整个晶片上方。散热层接触半导体芯片的顶表面。之后，从晶片分割多个半导体芯片。
半导体封装及其制造方法

[发明专利]一种封装方法-CN201410287694.1有效
发明人：孟新玲;隋春飞;刘昭麟 -专利权人：山东华芯半导体有限公司
申请日： 2014-06-25 - 公布日： 2017-02-15 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种封装方法，采用两道研磨工序，并在第一道研磨工序后晶圆具有较厚的厚度，从而在划片时，以及在上片前的工序中具有更高的机械强度，不容易在这些工序中发生背崩。在第二道研磨工序中可以细磨，达到单颗晶粒的最终厚度，该最终厚度不在受划片等工序的影响，因而相对与现有的封装工艺可以做到更薄，满足当前轻薄化的技术方向。
一种封装方法

[发明专利]一种圆片级芯片扇出封装方法及其封装结构-CN201410288940.5有效
发明人：郭洪岩;张黎;陈锦辉;赖志明 -专利权人：江阴长电先进封装有限公司
申请日： 2014-06-26 - 公布日： 2017-01-11 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种圆片级芯片扇出封装方法及其封装结构，属于半导体封装技术领域。其首先在硅晶圆上刻蚀浅硅腔体并顺次在硅晶圆表面制作介电层和再布线层Ⅰ，其次在所述硅晶圆的上表面的再布线层Ⅰ上制备若干个金属凸块，接着将制备有芯片表面金属凸点的待封装芯片倒装放置到浅硅腔体里，并将整个硅晶圆进行塑封，然后将塑封体顶部研磨抛光并将金属凸块的上表面露出，再在塑封体的上表面制备再布线层Ⅱ，将金属凸块的输出端重布成阵列并放置焊锡球，最后切割成单颗封装体。本发明圆片级芯片扇出封装方法避免了待封装芯片在塑封工艺中的偏移问题，并降低了封装工艺过程中圆片的翘曲问题，从而降低了工艺难度，并提升了封装产品的可靠性。
一种圆片级芯片封装方法及其结构

[发明专利]使用焊料接合的气密密封的电子器件-CN201180035804.X有效
发明人：斯里尼瓦桑·斯里德哈兰;罗伯特·P·布隆斯基;钱德拉谢卡尔·S·卡迪尔卡;约翰·J·马洛尼 -专利权人：费罗公司
申请日： 2011-07-22 - 公布日： 2016-11-30 - 主分类号： H01L21/98 文献下载
摘要：可以使用焊料湿润以及将玻璃基板接合在一起，以确保在电器和电子应用中获得优于(更少的渗透)传统的聚合物(热塑性塑料或热塑性弹性体)密封的气密密封。
使用焊料接合气密密封电子器件