[发明专利]半导体器件及其制作方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。近来，NAND快闪存储器芯片的容量已经达到2GB，并且尺寸迅速增加。已经开发出基于NAND快闪存储器芯片的固态硬盘，并在便携计算机中用作存储设备。因此，近年来，NAND快闪存储器广泛用作嵌入式系统中的存储设备，也用作个人计算机系统中的存储设备。

对于NAND快闪存储器，在32nm及以下技术节点时在字线(word line，简称WL)上形成诸如NiSi的硅化物是必要的。而层间介电层(ILD)的回蚀刻(etch back)是字线硅化工艺之前的一个关键工艺。在层间介电层的回蚀刻中，满足蚀刻标准需求是非常重要的，例如在回蚀刻过程中要求字线上等离子损伤减少，同时实现所要求的氧化物凹陷(recess)刻蚀深度。

然而，目前的层间介电层的回蚀刻工艺不能很好地满足上述要求，例如当采用连续高密度等离子体蚀刻工艺执行回蚀刻时，会造成严重的多晶硅损伤，以及氧化物栅栏(fence)缺陷以及很差的均匀性。而如果采用远程等离子体蚀刻工艺执行所述回蚀刻，虽然可以改善这些问题，但是会遇到有限的深度控制能力的副作用。

因此，需要提出一种新的半导体器件的制作方法，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种新的半导体器件的制作方法，可以很好实现层间介电层回蚀刻，同时不产生多晶硅损伤以及蚀刻深度控制能力有限等问题，且回蚀刻后层间介电层均匀性很好。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层；通过高氧化物对硅选择性蚀刻工艺对所述层间介电层执行第一回蚀刻，以去除一定量的层间介电层，同时在层间介电层表面和顶部含硅结构层表面形成聚合物；通过远程等离子体蚀刻工艺对所述层间介电层执行第二回蚀刻，以进一步去除一定量的层间介电层，从而使回蚀刻深度满足设定要求，以露出图形化的顶部含硅结构层的上部区域；在所述图形化的顶部含硅结构层的露出的上部区域形成硅化物，其中，所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度。

进一步地，所述高氧化物对硅选择性蚀刻工艺为同步脉冲等离子蚀刻工艺。

进一步地，在同步脉冲等离子蚀刻工艺中采用CxFy为基础的蚀刻气体。

进一步地，所述氧化物对硅的选择性为为3：1以上。

进一步地，远程等离子体蚀刻工艺采用化学下游蚀刻工艺或SiCoNi蚀刻工艺。

进一步地，还包括下述步骤：通过湿法工艺或灰化方法去除蚀刻残余物。

进一步地，所述灰化方法采用N2、O2或H2等离子体。

进一步地，所述图形化的顶部含硅结构层为图形化的字线多晶硅层。

进一步地，所述图形化的顶部含硅结构层为图形化的硅鳍片。

本发明提出的半导体器件的制作方法将层间介电层的回蚀刻分为两步进行，第一步采用高氧化物对硅选择性蚀刻工艺这样蚀刻一定深度，并且在蚀刻过程中会在在层间介电层表面和顶部含硅结构层表面形成聚合物，且所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度，这样聚合物可以保护含硅结构层免受损伤；第二步采用远程等离子体蚀刻工艺，可以进一步蚀刻一定深度，并去除第一步蚀刻工艺形成的氧化物栅栏缺陷以及很差的均匀性问题。本发明提出的半导体器件的制作方法，通过调节第一步蚀刻工艺和第二蚀刻工艺可以很好地控制蚀刻深度，使层间介电层的回蚀刻深度满足要求。