[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种通过使用反向掺杂提高击穿电压的半导体器件及其制造方法，所述半导体器件包括衬底、反向掺杂区和肖特基势垒二极管(SBD)。击穿电压可以通过降低该区上杂质的浓度以及增强包括SBD的半导体器件的特性而提高。

相关申请的交叉引用

本申请要求2013年11月4日在韩国知识产权局提交的韩国专利申请第10-2013-0132769号的权益，将其全部公开内容通过引用并入本文用于所有目的。

技术领域

以下描述涉及一种半导体器件及其制造方法。半导体器件可以配置成减小有源区处的掺杂浓度并且通过对形成有肖特基势垒二极管的区域进行反向掺杂来增强击穿电压。

背景技术

为了增加半导体电器件的切换速度以及为了减小能耗，减小导通电阻和栅极电容是优选的。为了减小导通电阻和栅极电容，通常应用将肖特基势垒二极管(SBD)结合到半导体电器件(例如金属氧化物半导体场效应晶体管(MOSFET))中的方法

肖特基势垒二极管(SBD)通过金属和半导体之间的结来形成肖特基势垒。就是说，在金属和半导体之间形成这样的金属-半导体结，产生肖特基势垒。所使用的典型金属为钼、铂、铬或钨、以及某些硅化物例如钯硅化物和铂硅化物；并且半导体通常为n型硅。金属侧用作二极管的正极并且n型半导体用作二极管的负极。该肖特基势垒导致非常快的切换和低的正向压降。

就使用各种载流子的漂移电流的嵌有SBD的MOSFET而言，没有产生因为少量载流子注入的电荷积累而引起的延时，因而，快速切换可以成为可能。此外，效率随着切换频率的增加而提高。

然而，SBD在如下方面存在缺点：最大反向电压低以及反向漏电流严重。此外，就嵌有SBD的MOSFET而言，肖特基二极管的击穿电压(BV)根据势垒金属和EPI电阻率确定。因此，如果在嵌有SBD的半导体器件中使用具有低电阻率的高浓度外延层，则导通电阻(RDS(ON))可能由于MOSFET漂移区中的电阻的增加而受干扰。

图1为示出根据嵌有常规MOSFET(B)和传统肖特基势垒二极管(A)的半导体器件的EPI电阻率的击穿电压变化值的曲线的实例的图。如图1所示，应该理解的是，对于相同的EPI电阻率值，肖特基势垒二极管(A)比MOSFET(B)击穿电压更低。

通常，为了解决该问题，通过施加保护环或沟槽场板尝试使电场最小化。然而，该方法具有局限性，原因是半导体器件的衬底表面上的电场的分布特性与理论目标范围有很大不同。

发明内容

提供本发明内容来以简化的形式介绍将在具体实施方式中进一步描述的一系列概念。该发明内容并非旨在确认所要求保护的主题的关键特征或本质特征，也非旨在用于帮助确定所要求保护的主题的范围。

在一个一般性方面中，半导体器件包括：具有某一浓度的衬底；具有另一浓度的反向掺杂区；以及包括反向掺杂区的肖特基势垒二极管(SBD)。

半导体器件还可以包括与反向掺杂区接触的金属层，其中，衬底具有某种导电类型；反向掺杂区设置在衬底中；所述另一浓度低于所述某一浓度；并且SBD还包括金属层。

半导体器件还可以包括具有另一导电类型并且设置在衬底中的阱区和体区。

反向掺杂区可以包括：设置在衬底的顶部中的第一掺杂区；设置在阱区中的第二掺杂区；以及设置在体区中的第三掺杂区。

第三掺杂区可以具有比第二掺杂区的掺杂浓度更高的掺杂浓度。

半导体器件还可以包括在衬底中的具有第一深度的第一沟槽和在衬底中的具有比第一深度更低的第二深度的第二沟槽。

第一沟槽可以设置在MOSFET区和SBD区之间的边界中。