[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及制造方法，尤其涉及一种半导体纳米线晶体管结构的半导体器件及其制造方法。

背景技术

数十年来，金氧半场效应晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)不断向缩小尺寸的趋势发展，以增加速度、提高组件集成度与降低集成电路的成本。随着半导体器件的集成度越来越高，栅极宽度不断缩短时，意味着源极与漏极对于沟道(Channel)的电位所造成的影响程度渐渐增加，因此，当栅极宽度缩短至某一程度时，“短沟道效应”导致栅极上所施加的电压实质上无法控制沟道的开或关状态。传统上用来解决短沟道效应的方式包括增加半导体衬底本体的掺杂浓度、减少栅极氧化层厚度与使用浅源/漏极接合。然而，当栅极宽度缩短至50nm以下时，上述方式已渐渐难以抑制短沟道效应，因而平面MOSFET晶体管达到了器件尺寸的下限。渐渐取而代之的是多栅极晶体管结构，多栅极晶体管结构能够改善栅极与沟道间的电容耦合效果、增加栅极对沟道电位的控制能力、抑制短沟道效应，从而使晶体管尺寸能够向不断缩小趋势继续发展。

其中，多栅极的晶体管常见包括鳍状场效应晶体管(FinFET)、栅极全包裹晶体管(Gate-All-Around transistor，GAA transistor)和等结构，随着尺寸不断缩小，器件结构进入纳米级尺寸，半导体纳米线晶体管结构应运而生，有效解决了短沟道效应(Short Channel Effect，SCE)。

在现有技术中，半导体纳米线晶体管结构的一种方法是形成于绝缘体上硅衬底(SOI衬底)上，绝缘体上硅结构包括埋氧结构和位于埋氧结构上的硅层，通过刻蚀硅层后，去除位于硅层下的埋氧结构，从而使硅层形成搭桥结构，并在搭桥结构下方形成凹池，在后续工艺中，在所述搭桥结构上及其周围形成半导体纳米线晶体管结构。

由于SOI衬底的成本相对较高，如何在常见的硅层结构中凹池及跨设于凹池上方的搭桥结构成为业界亟待解决的问题。

发明内容

本发明的目的是提供一种用于形成半导体纳米线晶体管结构、尺寸可控的半导体器件及其制造方法。

为解决上述技术问题，本发明提供一种半导体器件，用于形成半导体纳米线晶体管结构，所述半导体器件包括硅衬底，所述硅衬底上形成有凹池和跨设于所述凹池上的多个平形排列的搭桥结构。

进一步的，所述搭桥结构的界面为圆形。

进一步的，所述搭桥结构的圆形截面的直径为5nm～50nm。

进一步的，相邻的搭桥结构距离为5nm～50nm。

本发明还提供一种半导体器件的制造方法，所述半导体器件用于形成半导体纳米线晶体管结构，所述制造方法包括以下步骤：

提供硅衬底，在所述硅衬底上覆盖硬掩膜层；

第一次干法刻蚀部分所述硬掩膜层和硅衬底，以形成多个的沟槽；

在所述沟槽的侧壁上形成遮挡层；

第二次干法刻蚀所述硅衬底，增加所述沟槽的深度；

进行热氧化工艺，所述沟槽中未被遮挡层遮挡的硅衬底中形成氧化硅层；

去除所述遮挡层和氧化硅层，以在所述硅衬底上形成凹池和位于所述凹池上的多个搭桥结构。

进一步的，所述硬掩膜层的材质为氮化硅或氮氧化硅，所述硬掩膜层的厚度为10nm～500nm。

进一步的，在第一次干法刻蚀后，所述沟槽在所述硅衬底中的深度为5nm～60nm。

进一步的，所述遮挡层的形成步骤包括：

在所述硬掩膜层上、所述沟槽的底面和侧壁上沉积遮挡薄膜；

刻蚀去除位于所述硬掩膜层上及所述沟槽的底面的遮挡薄膜，以在所述沟槽的侧壁上形成遮挡层。

进一步的，所述遮挡层的厚度2nm～20nm。

进一步的，在第二次干法刻蚀后，所述沟槽在所述硅衬底中的深度为10nm～500nm。

进一步的，所述热氧化工艺的温度为600℃～1200℃、时间为5秒～10小时。

进一步的，所述热氧化工艺的通入气体为氧气，通入量为0.1SLM～100SLM。1.进一步的，所述热氧化工艺的通入气体为氧气与氢气的混合气体，氧气与氢气的通入量分别为0.1SLM～50SLM。

进一步的，所述搭桥结构的截面为圆形。

进一步的，所述搭桥结构的圆形截面的直径为5nm～50nm。

进一步的，相邻的搭桥结构之间距离为5nm～50nm。