“芯片堆叠结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9870381个，建议您升级VIP下载更多相关专利

[实用新型]一种多芯片堆叠结构-CN201922327924.3有效
发明人：孙鹏;孙立明 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2019-12-20 - 公布日： 2020-09-22 - 主分类号： H01L25/18 文献下载
摘要：本实用新型属于封装技术领域，具体涉及一种多芯片堆叠结构。该结构包括基板；若干芯片，沿垂直于所述基板的方向堆叠设置，且相邻芯片间设置有支撑结构；所述芯片和所述基板电互连；该多芯片堆叠结构通过支撑结构可以实现多个正装芯片重复堆叠，分别与基板实现电互连，有效减小该多芯片堆叠结构的体积，进一步减小封装产品的尺寸；该多芯片堆叠结构可用于传统正装芯片封装中，且其对封装工艺的精度要求和成本均较低。
一种芯片堆叠结构

[发明专利]封装结构及其形成、量产方法与芯片堆叠结构-CN200910003189.9有效
发明人：王伟;刘安鸿;蔡豪殷;黄祥铭;李宜璋;何淑静 -专利权人：南茂科技股份有限公司
申请日： 2009-01-14 - 公布日： 2010-01-13 - 主分类号： H01L25/04 文献下载
摘要：本发明是一种封装结构及其形成、量产方法与芯片堆叠结构。该封装结构包含一第一芯片堆叠结构，通过于芯片中设置多个硅通道构件(Through Silicon Via；TSV)，作为电连结的路径，以使第一芯片堆叠结构的多个毗连芯片之间可形成电连结，并使第一芯片堆叠结构电连结至一基板该方法包含电连结一第一芯片的至少部分该多个TSV至一基板，同时电连结一第二芯片的至少部分该多个TSV至该第一芯片的至少部分该多个TSV，藉此于该基板上，堆叠该第一芯片以及该第二芯片，完成具有芯片堆叠结构的封装结构
封装结构及其形成量产方法芯片堆叠

[实用新型]具有热增强性能的封装结构-CN202320667408.9有效
发明人：庄立朴;潘信瑜;黄子松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-30 - 公布日： 2023-10-20 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种包括芯片堆叠结构、热增强组件及第一绝缘包封体的具有热增强性能的封装结构。热增强组件堆叠在芯片堆叠结构之上并热耦合到芯片堆叠结构，其中热增强组件的第一侧向尺寸大于芯片堆叠结构的第二侧向尺寸。第一绝缘包封体侧向地包封热增强组件及芯片堆叠结构。
具有增强性能封装结构

[实用新型]一种紧凑型BGA封装结构-CN202222219155.7有效
发明人：陈学芹 -专利权人：力成科技（苏州）有限公司
申请日： 2022-08-23 - 公布日： 2023-01-06 - 主分类号： H01L25/18 文献下载
摘要：本实用新型公开了一种紧凑型BGA封装结构，包括堆叠主体、以及成型于堆叠主体上的塑封料，堆叠主体包括基板、底层芯片组、上层芯片组、控制芯片和DDR芯片，底层芯片组堆叠于基板上，上层芯片组错位堆叠于底层芯片组上，该上层芯片组与基板之间于底层芯片组旁侧形成间隙，控制芯片堆叠于基板上，且位于间隙内，DDR芯片堆叠于控制芯片上，且上端与上层芯片组下端相抵接。本实用新型上层芯片组错位堆叠于下层芯片组上，且与基板之间形成间隙，将控制芯片和DDR芯片同时堆叠于上层芯片组的下方，且DDR芯片抵接于上层芯片组的下端，减小了芯片封装结构的横向空间。
一种紧凑型 bga 封装结构

[发明专利]一种堆叠封装结构及LED显示装置-CN202110666557.9在审
发明人：李年谱;秦快;郭恒;欧阳小波;赵强;陈红文;王军永;李碧波 -专利权人：佛山市国星光电股份有限公司
申请日： 2021-06-16 - 公布日： 2021-10-22 - 主分类号： H01L25/075 文献下载
摘要：本申请实施例属于LED封装技术领域，涉及一种堆叠封装结构及LED显示装置。本申请提供的技术方案包括线路板和若干芯片堆叠结构，所述芯片堆叠结构设于所述线路板上，所述芯片堆叠结构包括至少三个芯片，至少三个所述芯片中的至少一个为倒装芯片，至少一个为垂直芯片，至少一个所述倒装芯片的至少一个电极上设有电连接结构，至少一个所述垂直芯片设于所述倒装芯片上，所述垂直芯片通过所述电连接结构与所述倒装芯片电连接，以形成至少两层堆叠式组合芯片。对现有芯片和线路板进行优化，对至少三个芯片进行堆叠，形成至少两层堆叠式组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，能够实现R/G/B三色的单独控制。
一种堆叠封装结构 led 显示装置

[发明专利]一种交错堆叠DDR模组及其热分析方法-CN202110140717.6在审
发明人：孙海燕;张琦 -专利权人：南通大学
申请日： 2021-02-02 - 公布日： 2021-06-11 - 主分类号： H01L25/065 文献下载
摘要：本发明提供了一种交错堆叠DDR模组，包括：一基板；一多芯片交错堆叠结构，由多个芯片交错堆叠而成，其中，多芯片交错堆叠结构通过第一粘着层与所述基板连接，所述多芯片交错堆叠结构各个芯片之间通过第二粘着层连接；以及一封装体，包覆所述多芯片交错堆叠结构。本发明还提供了一种交错堆叠DDR模组的热分析方法，该方法通过改变堆叠芯片之间的交叠长度来改变交叠接触区的热阻，进而提高传热路径上散热能力，降低芯片结温，提高三维封装散热可靠性。
一种交错堆叠 ddr 模组及其分析方法

[发明专利]一种半导体结构及其制备方法-CN202210977469.5在审
发明人：刘莹 -专利权人：长鑫存储技术有限公司
申请日： 2022-08-15 - 公布日： 2022-11-08 - 主分类号： H01L23/538 文献下载
摘要：本公开实施例提供了一种半导体结构及其制备方法，其中，所述半导体结构包括：基板；芯片堆叠结构，所述芯片堆叠结构包括竖直堆叠的多个芯片，至少一个所述芯片上设置有焊盘结构，所述焊盘结构位于所述芯片的至少一侧；所述芯片包括第一芯片和第二芯片，所述第一芯片和第二芯片的宽度不相同；所述芯片堆叠结构通过所述焊盘结构与所述基板连接。
一种半导体结构及其制备方法

[发明专利]一种堆叠式多芯片集成封装结构及封装方法-CN202210996575.8在审
发明人：张云忠 -专利权人：上海鲁深电子科技有限公司
申请日： 2022-08-19 - 公布日： 2022-11-18 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种堆叠式多芯片集成封装结构，包括塑封结构，所述塑封结构底部连接介质层，顶部连接散热层，塑封结构包括封装体，封装体内部安装有芯片堆叠结构，芯片堆叠结构通过布线层连接导电柱，导电柱竖直安装在封装体内部，芯片堆叠结构连接散热块，散热块安装于封装体内部，散热块的顶部连接散热层，底部贴合控制芯片，控制芯片通过布线层连接导电柱，导电柱底部连接介质层。本装置通过导电柱实现多个结构芯片与介质层之间的电连接，避免了打线，同时增大了芯片的堆叠数量，保证了结构的稳定性；每个结构芯片和控制芯片均与散热结构直接接触，能够充分快速的散去芯片上的热量，避免了芯片堆叠造成热量聚集和散热困难
一种堆叠芯片集成封装结构方法

[发明专利]多芯片堆叠式封装结构-CN200510137511.9有效
发明人：蔡振荣;林志文 -专利权人：旺宏电子股份有限公司
申请日： 2005-12-29 - 公布日： 2007-03-14 - 主分类号： H01L25/00 文献下载
摘要：提出一种多芯片堆叠式封装结构，包括一引线框的薄封装结构，封装结构具有两个或两个以上的芯片堆叠结构。封装结构能够包括两个或两个以上的堆叠芯片，以减少整体的堆叠厚度。封装结构也借着堆叠四个或四个以上的芯片在封装结构周围细小的区域上，以减少堆叠厚度。
芯片堆叠封装结构

[发明专利]具有不同高度的管芯结构的芯片封装件及其形成方法-CN201810789422.X在审
发明人：魏文信;胡宪斌;侯上勇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-18 - 公布日： 2019-04-23 - 主分类号： H01L23/31 文献下载
摘要：本发明提供了芯片封装件的结构及其形成方法。芯片封装件包括衬底、附接至衬底的第一芯片堆叠件和附接至衬底的第二芯片堆叠件。第一芯片堆叠件和第二芯片堆叠件附接至衬底的相同侧。芯片封装件还包括围绕第一芯片堆叠件和第二芯片堆叠件的模塑料层。模塑料层覆盖第一芯片堆叠件的最顶面。模塑料层的最顶面与第二芯片堆叠件的最顶面大致共面。本发明的实施例还涉及具有不同高度的管芯结构的芯片封装件及其形成方法。
芯片堆叠件芯片封装件衬底模塑料层顶面附接管芯结构覆盖

[发明专利]芯片堆叠结构的连接方法-CN202111351802.3有效
发明人：刘天建;田应超;曹瑞霞;谢冬 -专利权人：湖北三维半导体集成创新中心有限责任公司;湖北江城实验室
申请日： 2021-11-16 - 公布日： 2022-02-15 - 主分类号： H01L21/50 文献下载
摘要：本发明提供了一种芯片堆叠结构的连接方法，包括：提供一基板；将至少两个芯片堆叠结构固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙，每个芯片堆叠结构包括堆叠设置的多层芯片，每层芯片包括衬底、形成于所述衬底上焊盘以及覆盖所述衬底和所述焊盘的介质层，所述间隙暴露所述焊盘的侧面；去除所述间隙侧面的部分衬底和部分介质层，使所述焊盘局部突出于所述介质层；在所述芯片堆叠结构和所述基板表面形成连接材料层，去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接；以及，填充所述间隙，以使至少两个芯片堆叠结构连接在一起。解了决芯片面积越大，良率越低的问题。
芯片堆叠结构连接方法

[发明专利]一种芯片封装堆叠结构-CN201110214210.7在审
发明人：邱翔;王珺 -专利权人：复旦大学
申请日： 2011-07-28 - 公布日： 2013-01-30 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种芯片封装堆叠结构，该芯片封装堆叠结构由两个或两个以上封装结构在竖直方向上堆叠形成，且各封装结构之间设置有散热层；通过在各封装结构之间设置散热层，从而增加了芯片封装堆叠结构的散热能力，提高了芯片封装堆叠结构的性能
一种芯片封装堆叠结构

[发明专利]芯片堆叠结构的干燥方法及其系统-CN201310437352.9在审
发明人：王志成;许明哲 -专利权人：弘塑科技股份有限公司
申请日： 2013-09-23 - 公布日： 2015-03-25 - 主分类号： H01L21/02 文献下载
摘要：本发明公开一种芯片堆叠结构的干燥方法，包括以下步骤：首先，提供经去离子水清洗后的芯片堆叠结构；接着，将该芯片堆叠结构移入装载有机溶剂的储存槽中；然后，将该芯片堆叠结构上残留的去离子水置换成该有机溶剂；最后，将该芯片堆叠结构移入真空干燥室内，并于真空环境下放置预定时间。
芯片堆叠结构干燥方法及其系统

[发明专利]具有上下对称的多芯片偏移堆叠封装结构-CN200710111046.0有效
发明人：周世文;陈煜仁 -专利权人：南茂科技股份有限公司
申请日： 2007-06-13 - 公布日： 2008-12-17 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种具有上下对称的多芯片偏移堆叠封装结构，包含：一个由多个成相对排列的内引脚群以及一个芯片承座组成的导线架，芯片承座位于多个相对排列的内引脚群之间，且内引脚群与芯片承座均各自具有上表面及下表面；一个第一多芯片偏移堆叠结构与一个第二多芯片偏移堆叠结构分别固接于芯片承座的上表面及下表面；多条金属导线电性连接第一多芯片偏移堆叠结构与第二多芯片偏移堆叠结构至内引脚群；以及以一个封胶体来包覆第一多芯片偏移堆叠结构、第二多芯片偏移堆叠结构、内引脚群以及芯片承座并暴露出外引脚。
具有上下对称芯片偏移堆叠封装结构

[发明专利]一种可堆叠微电子封装结构-CN201911411258.X有效
发明人：江林伟 -专利权人：温州睿程机械科技有限公司
申请日： 2019-12-31 - 公布日： 2020-12-01 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种可堆叠微电子封装结构，包括:基板，所述基板上端面固定连接有堆叠架。通过堆叠架的设置，当芯片组堆叠安装到堆叠架内部时，将芯片组插入堆叠架内，使芯片组与电性连接架电性相接通，然后再通过下侧一个电性连接架底部设置的电性连接棒，使芯片组与基板相接通，然后再将固定机构插入到纵向插槽内部，使芯片组得到限位固定作用，从而使本芯片堆叠封装结构无需使用贴片胶即可将第一芯片和第二芯片及基板之间得到稳固的连接，有效避免了现有芯片堆叠封装结构在热处理的过程中或者在使用的过程中因遇到较高的热量而使得胶液溢出及堆叠芯片松动破裂的现象，提高了本芯片堆叠封装结构的使用寿命。
一种堆叠微电子封装结构