“芯片堆叠结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9870381个，建议您升级VIP下载更多相关专利

[实用新型]半导体结构-CN201920326590.5有效
发明人：吴秉桓 -专利权人：长鑫存储技术有限公司
申请日： 2019-03-14 - 公布日： 2019-12-20 - 主分类号： H01L25/065 文献下载
摘要：本实用新型实施例涉及一种半导体结构，包括：芯片堆叠结构，所述芯片堆叠结构具有第一面和与所述第一面相对的第二面，所述芯片堆叠结构包括沿垂直于所述第一面方向堆叠的至少三个芯片；所述芯片堆叠结构侧壁包括位于同一侧的第一侧壁以及第二侧壁本实用新型提供一种新型结构性能优越的半导体结构。
芯片堆叠结构半导体结构本实用新型第二侧壁第一侧壁第二面连接面侧壁堆叠垂直芯片

[发明专利]一种待失效分析样品的制备方法及待失效分析样品-CN202110321380.9有效
发明人：庞涛;韩龙 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-25 - 公布日： 2022-06-07 - 主分类号： H01L21/66 文献下载
摘要：本发明实施例公开了一种待失效分析样品的制备方法，所述方法包括：提供封装结构，所述封装结构包括芯片堆叠结构以及覆盖所述芯片堆叠结构的密封剂；所述芯片堆叠结构包括基板，堆叠设置在所述基板上方的多个芯片，及用于使所述多个芯片之间，和/或所述多个芯片与所述基板之间实现电连接的多条导电线；所述多个芯片在所述基板上方依次堆叠形成第一台阶结构，所述多条导电线位于所述第一台阶结构的上方；对所述第一台阶结构上方的密封剂执行多次研磨步骤，以切断所述多条导电线
一种失效分析样品制备方法

[发明专利]半导体器件及其制备方法、封装件及其制备方法-CN201811434025.7在审
发明人：吴秉桓;汪美里 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-28 - 公布日： 2020-06-05 - 主分类号： H01L23/482 文献下载
摘要：本发明半导体技术领域，提出一种半导体器件，该半导体器件包括堆叠结构以及电极；堆叠结构至少包含一个芯片；电极位于堆叠结构的侧表面，电极在芯片厚度方向的长度大于或等于芯片的厚度。该半导体器件避免采用微凸起连接，使堆叠结构的厚度减薄，有利于实现薄型化。电极设于堆叠结构的侧表面，不必在布线层设置连接处，设计电路时不必考虑预留连接位置，不会造成芯片上电路布局设置的限制。电极在芯片厚度方向的长度大于或等于芯片的厚度，便于连接多个芯片上的电路。
半导体器件及其制备方法封装

[实用新型]半导体器件及封装件-CN201821974884.0有效
发明人：吴秉桓;汪美里 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-28 - 公布日： 2019-07-05 - 主分类号： H01L23/482 文献下载
摘要：本实用新型半导体技术领域，提出一种半导体器件，该半导体器件包括堆叠结构以及电极；堆叠结构至少包含一个芯片；电极位于堆叠结构的侧表面，电极在芯片厚度方向的长度大于或等于芯片的厚度。该半导体器件避免采用微凸起连接，使堆叠结构的厚度减薄，有利于实现薄型化。电极设于堆叠结构的侧表面，不必在布线层设置连接处，设计电路时不必考虑预留连接位置，不会造成芯片上电路布局设置的限制。电极在芯片厚度方向的长度大于或等于芯片的厚度，便于连接多个芯片上的电路。
堆叠结构电极芯片半导体器件侧表面电路半导体技术领域本实用新型电路布局厚度减薄连接位置薄型化布线层封装件微凸起预留

[发明专利]堆叠式芯片封装结构-CN200710160184.8有效
发明人：陈仁君;杨吴德 -专利权人：南亚科技股份有限公司
申请日： 2007-12-21 - 公布日： 2009-06-24 - 主分类号： H01L25/00 文献下载
摘要：本发明涉及一种堆叠式芯片封装结构，其配置多个相互堆叠的芯片以及多个相互堆叠的软板于一基板上。芯片分别借由一间隙层而相互堆叠。此外，这些相互堆叠的软板之间以及基板上配置有多个导电块，以使这些软板与基板电性连接。另外，多条导线电性连接于这些软板与这些芯片之间，以形成一具有多层芯片的封装结构于基板上，进而提供芯片的电性效能及可靠度。
堆叠芯片封装结构

[发明专利]一种晶圆键合堆叠芯片的封装结构及制备方法-CN201910667794.X在审
发明人：任玉龙;曹立强 -专利权人：上海先方半导体有限公司
申请日： 2019-07-23 - 公布日： 2019-10-18 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了一种晶圆键合堆叠芯片的封装结构及制备方法，封装结构包括，芯片键合体，包括堆叠设置的多个单体晶圆级芯片，所述单体晶圆级芯片之间通过键合层键合，即晶圆键合后形成堆叠芯片；导电通孔，实现堆叠芯片焊盘功能引出端子连通，本发明实施例提供的封装结构由晶圆键合形成的堆叠芯片通过侧壁信号互连，封装体积小。本发明实施例提供的制备方法，无需复杂TSV工艺，避免了由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，制程过程简单，产能高。
堆叠芯片封装结构制备晶圆级芯片晶圆键合芯片圆键种晶导电通孔堆叠设置信号互连引出端子键合层体积小侧壁产能焊盘合体键合通孔制程封装连通损伤制作

[发明专利]芯片堆叠结构及其制作方法、芯片封装结构、电子设备-CN202080107430.7在审
发明人：高山;朱继锋;雷电 -专利权人：华为技术有限公司
申请日： 2020-12-28 - 公布日： 2023-08-22 - 主分类号： H01L21/768 文献下载
摘要：本申请实施例提供一种芯片堆叠结构及其制作方法、芯片封装结构、电子设备，涉及芯片技术领域，可以降低制作芯片堆叠结构的生产成本，提高生产效率。芯片堆叠结构包括依次堆叠的多个芯片以及设置于每个芯片有源面的第一重新布线层；多个芯片包括位于最外侧的第一芯片和第二芯片；第一芯片和第二芯片的无源面均朝向外侧，芯片堆叠结构还包括设置于第一芯片或第二芯片的无源面的第二重新布线层；或者，第二芯片无源面朝向外侧，第一芯片有源面朝向外侧，芯片堆叠结构还包括设置于第一芯片的有源面的第一电介质层和第二重新布线层，第一电介质层位于第一重新布线层和第二重新布线层之间；第二重新布线层通过第一过孔与至少一层第一重新布线层电连接
芯片堆叠结构及其制作方法封装电子设备

[发明专利]一种集成电路芯片堆叠的三维封装结构及其制作方法-CN202111349184.9在审
发明人：覃建民 -专利权人：华天科技（南京）有限公司
申请日： 2021-11-15 - 公布日： 2022-02-25 - 主分类号： H01L23/538 文献下载
摘要：本发明提供了一种集成电路芯片堆叠的三维封装结构及其制作方法，在塑封料内包裹叠加有若干基板芯片集成结构，其中若干基板芯片集成结构之间通过若干铜核球实现多层基板芯片集成结构之间的互联，通过铜核球有效的实现多层内埋芯片基板的三维堆叠，若干基板芯片集成结构之间设有两两叠加固定设置的倒装凸点芯片，解决倒装凸点芯片难以实现互相堆叠的困难。本发明可以结合传统的金线互连工艺，在实现多层倒装芯片的堆叠互联，实现高密度封装。
一种集成电路芯片堆叠三维封装结构及其制作方法

[发明专利]半导体封装件及其制造方法-CN202011175741.5在审
发明人：宋垠锡;吴琼硕;俞世浩 -专利权人：三星电子株式会社
申请日： 2020-10-28 - 公布日： 2021-06-22 - 主分类号： H01L25/16 文献下载
摘要：所述半导体封装件包括：封装基板；逻辑芯片，所述逻辑芯片堆叠在所述封装基板上并包括至少一个逻辑元件；以及堆叠结构。所述堆叠结构包括：集成电压调节器(IVR)芯片，所述IVR芯片包括调节所述至少一个逻辑元件的电压的电压调节电路；以及无源元件芯片，所述无源元件芯片堆叠在所述IVR芯片上并包括电感器。
半导体封装及其制造方法

[实用新型]多芯片堆叠封装结构-CN201720332361.5有效
发明人：张志豪 -专利权人：晨星半导体股份有限公司
申请日： 2017-03-31 - 公布日： 2017-10-24 - 主分类号： H01L23/538 文献下载
摘要：本实用新型提供一种多芯片堆叠封装结构，其包括一载体、一第一芯片堆叠以及一第三芯片。第一芯片堆叠设置于载体上，其中第一芯片堆叠包括一第一芯片以及一第二芯片，且第二芯片设置于第一芯片上。第三芯片设置于载体上，其中第三芯片于载体的垂直投影方向上与第二芯片重迭，且第三芯片与第二芯片彼此分隔。
芯片堆叠封装结构

[实用新型]一种芯片封装结构-CN202221976409.3有效
发明人：金若虚 -专利权人：力成科技（苏州）有限公司
申请日： 2022-07-29 - 公布日： 2022-11-22 - 主分类号： H01L25/18 文献下载
摘要：本实用新型公开了一种芯片封装结构，包括结构主体以及成型于结构主体上的塑封料，结构主体基板、存储芯片组、闪存芯片组和控制芯片，存储芯片组包括第一存储芯片组和第二存储芯片组，第一存储芯片组和第二存储芯片组并排堆叠于基板上，且第一存储芯片组和第二存储芯片组之间具有隧道，闪存芯片组堆叠于第一存储芯片组和第二存储芯片组上的同一侧，控制芯片堆叠于第一存储芯片组或第二存储芯片组的另一侧。本实用新型在第一存储芯片组和第二存储芯片组上方一侧堆叠闪存芯片组，另一侧堆叠控制芯片，控制芯片和闪存芯片分别堆叠在存储芯片的上方，完全利用有限的封装空间，维持较小的封装尺寸，实现高密度封装。
一种芯片封装结构

[发明专利]芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构-CN200710104041.5有效
发明人：蔡裕斌 -专利权人：日月光半导体制造股份有限公司
申请日： 2007-05-18 - 公布日： 2007-10-24 - 主分类号： H01L25/00 文献下载
摘要：本发明公开一种芯片堆叠结构，其包括一第一芯片、一第二芯片、一保护层以及一第一导电柱，其中第二芯片堆叠于第一芯片上，并且第二芯片的背面朝向第一芯片的主动表面。第二芯片包括一第一接点，其位于第二芯片的主动表面上。保护层位于第一芯片的主动表面上，并且将第二芯片包覆于其内。第一导电柱插入保护层，以使第一导电柱的一端电性连接于第一接点，另一端暴露于保护层之外。本发明还公开一种晶圆结构，其可被制成上述之芯片堆叠结构。因为本发明之芯片堆叠结构不具有线路基板，故可以将其厚度薄化。
芯片堆叠结构以及制成

[发明专利]半导体封装结构及其制造方法-CN202110821339.8在审
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-07-20 - 公布日： 2021-11-02 - 主分类号： H01L25/065 文献下载
摘要：本公开提供的半导体封装结构及其制造方法，第一堆叠芯片组与第二堆叠芯片组之间通过电连接件(例如导电柱)上下堆栈，并实现电连接。由于第一堆叠芯片组与第二堆叠芯片组之间上下堆栈，因此不存在现有的堆栈式封装结构中堆叠芯片组与堆叠芯片组之间并列堆栈之间的空隙，并且也无需使用例如硅通孔(Through Silicon Via,TSV)或其他导通孔方式并搭配重布线层，缩短了电路径并缩小了堆栈式封装结构的整体尺寸。
半导体封装结构及其制造方法

[实用新型]一种八层堆叠式芯片封装结构-CN201320372448.7有效
发明人：胡立栋;金若虚;陆春荣;刘鹏;张振燕 -专利权人：力成科技（苏州）有限公司
申请日： 2013-06-26 - 公布日： 2013-12-11 - 主分类号： H01L23/49 文献下载
摘要：本实用新型公开了一种八层堆叠式芯片封装结构，其特征在于，包括：一基板，具有相对的一顶面和一底面；八个芯片，堆叠配置于所述基板的顶面上，其中二个芯片为一组，四组芯片呈交叉梯子形堆叠；多根导线，电性连接于芯片和芯片之间和芯片和基板之间；封装结构的封装空间内填充的绝缘树脂。本实用新型八层堆叠式芯片封装结构性能稳定，良品率高、层数较高、芯片容量大。
一种堆叠芯片封装结构

[发明专利]芯片堆叠封装结构、电子设备-CN201980102104.4在审
发明人：张宏英;朱靖华;王钿;顾识群 -专利权人：华为技术有限公司
申请日： 2019-11-12 - 公布日： 2022-06-21 - 主分类号： H01L23/48 文献下载
摘要：一种芯片堆叠封装结构(100)、电子设备(1)，涉及电子技术领域，用于解决如何在不简化芯片功能的情况下减小芯片的尺寸，并且保证芯片性能，降低芯片破裂的可能性的问题。芯片堆叠封装结构(100)，包括:主堆叠结构(10)，主堆叠结构(10)包括第一介电层(12)和暴露于第一介电层(12)的表面的第一凸点(13)；多个副堆叠结构(30)，副堆叠结构(30)包括第二介电层(32)和暴露于第二介电层(32)的表面的第二凸点(33)；第一介电层(12)与第二介电层(32)贴合，第一凸点(13)与第二凸点(33)电连接；第三介电层(40)，位于副堆叠结构(30)远离第一介电层
芯片堆叠封装结构电子设备