专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3262598个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体封装-CN202110862123.6在审
  • 朴完洙;宋生燮;吴琼硕 - 三星电子株式会社
  • 2021-07-29 - 2022-05-03 - H01L25/065
  • 公开了一种半导体封装,其包括:基板;芯片堆叠,包括在所述基板上以上升阶梯形状堆叠的半导体芯片;第一电源/接地引线,通过所述第一电源/接地引线,所述基板连接到所述芯片堆叠的最下面的半导体芯片,并且所述芯片堆叠的相邻的半导体芯片彼此连接;以及第二电源/接地引线,从第一半导体芯片延伸并且连接到所述基板。所述第一半导体芯片是所述芯片堆叠的除了最下面的半导体芯片和最上面的半导体芯片之外的一个半导体芯片。所述芯片堆叠包括第一堆叠和位于所述第一堆叠上的第二堆叠。所述第二堆叠构成与所述第一堆叠的通道独立的通道。
  • 半导体封装
  • [实用新型]一种内存芯片的封装结构-CN202222257178.7有效
  • 屠静霞 - 力成科技(苏州)有限公司
  • 2022-08-26 - 2023-01-06 - H01L25/18
  • 本实用新型公开了一种内存芯片的封装结构,包括塑封料和堆叠主体,堆叠主体包括基板、存储芯片组、闪存芯片组、垫片和控制芯片,存储芯片组包括一对并排设置的存储芯片堆叠,二者之间具有间隙,垫片和控制芯片均设置于基板上,且位于间隙内,闪存芯片堆叠于一对存储芯片堆叠的上方,且下端与垫片的上端相抵接。本实用新型将存储芯片分别堆叠于基板的两侧,降低堆叠高度,减小了芯片堆叠的纵向空间,同时在存储芯片堆叠之间形成隧道,将垫片和控制芯片设置于隧道内,减小了芯片堆叠的横向空间。
  • 一种内存芯片封装结构
  • [发明专利]半导体封装-CN202010862440.3在审
  • 高廷旼;姜亨汶;朴商植;宋炫俊 - 三星电子株式会社
  • 2020-08-25 - 2021-05-14 - H01L23/13
  • 一种半导体封装包括:缓冲芯片堆叠,所述芯片堆叠安装在所述缓冲上;粘合剂层,所述粘合剂层设置在所述缓冲与所述芯片堆叠之间;以及模塑材料,所述模塑材料围绕所述芯片堆叠。所述缓冲包括相邻于所述缓冲的多个边缘设置的多个沟槽。每个所述沟槽比所述缓冲芯片区域的相应的相邻边缘短。
  • 半导体封装
  • [发明专利]一种芯片堆叠封装方法及封装结构-CN201911282461.1在审
  • 姚大平 - 江苏中科智芯集成科技有限公司
  • 2019-12-13 - 2020-04-10 - H01L21/60
  • 本发明公开了一种芯片堆叠封装方法及封装结构,该方法包括:制备第一堆叠模块;第一堆叠模块包括第一芯片、第一封装体和第一堆叠连接;第一封装体包封第一芯片,第一堆叠连接设置于第一封装体中,且第一堆叠连接的一端与第一芯片相耦合,另一端通过所第一述封装体中与第一堆叠连接相对应的凹槽显露于第一封装体外;制备第二堆叠模块;第二堆叠模块包括第二芯片、第二封装体和第二堆叠连接;第二封装体包封第二芯片,第二堆叠连接的一端与第二芯片相耦合,另一端朝向远离第二芯片的方向延伸;将第二堆叠连接通过凹槽耦合至对应的第一堆叠连接。通过实施该方法,能够降低芯片堆叠封装结构的制备成本,且提高产品的良率。
  • 一种芯片堆叠封装方法结构
  • [发明专利]具有加强结构的半导体封装-CN202010550378.4在审
  • 崔银景;李秀昶;崔允硕 - 三星电子株式会社
  • 2020-06-16 - 2021-05-18 - H01L23/31
  • 公开了一种具有加强结构的半导体封装。所述半导体封装包括基板、位于所述基板上的内插件以及均位于所述内插件上的第一逻辑芯片、第二逻辑芯片、存储器堆叠和加强芯片。所述第一逻辑芯片和所述第二逻辑芯片彼此相邻。每个存储器堆叠与所述第一逻辑芯片和所述第二逻辑芯片中的相应的逻辑芯片相邻。每个存储器堆叠包括多个堆叠的存储器芯片。每个加强芯片设置在相应的存储器堆叠之间,以与所述第一逻辑芯片与所述第二逻辑芯片之间的边界区域对齐且交叠。
  • 具有加强结构半导体封装
  • [发明专利]倒置堆叠封装-CN201610110870.3有效
  • 杜茂华 - 三星半导体(中国)研究开发有限公司;三星电子株式会社
  • 2016-02-29 - 2018-01-30 - H01L27/108
  • 本发明提供了一种倒置堆叠封装,所述倒置堆叠封装能够通过改变堆叠方式从而缩短互联长度,减少互联界面,同时提高生产效率。所述倒置堆叠封装包括基底,具有彼此背对的第一表面和第二表面;第一芯片,位于基底的第一表面上并且电连接到基底的第一表面;第二芯片,位于第一芯片上;柔性载带,位于第一芯片与第二芯片之间,并且与第一芯片绝缘并将第二芯片电连接到基底;包封构件,位于基底上并且包封第一芯片、第二芯片和柔性载带。
  • 倒置堆叠封装
  • [发明专利]一种堆叠封装结构及堆叠封装结构的制造方法-CN202010508226.8在审
  • 曹周 - 杰群电子科技(东莞)有限公司
  • 2020-06-05 - 2020-09-29 - H01L23/495
  • 本发明公开一种堆叠封装结构及堆叠封装结构的制造方法;该堆叠封装结构,包括堆叠组装的上层封装和下层封装,上层封装包括上层引线框架以及焊接于上层引线框架上的上层芯片,下层封装包括下层引线框架以及焊接于下层引线框架上的下层芯片;上层引线框架和/或下层引线框架形成有沿堆叠方向延伸的凸柱,凸柱通过框架焊材层与另一引线框架焊接固定;凸柱用于支撑上层引线框架,并用于保持下层芯片与上层引线框架之间的绝缘间距;该制造方法包括:引线框架准备、芯片焊接步骤、堆叠组装步骤和注塑封装步骤。本发明能够保持堆叠封装结构中上层引线框架与下层芯片之间的有效绝缘间距。
  • 一种堆叠封装结构制造方法
  • [发明专利]堆叠式半导体封装-CN201510018605.8有效
  • 崔允硕;权赫万;赵汊济;赵泰济 - 三星电子株式会社
  • 2015-01-14 - 2019-07-05 - H01L23/12
  • 本公开提供了一种堆叠式半导体封装,该堆叠式半导体封装由于堆叠在下芯片上的上半导体芯片的特征而使得对下半导体芯片的设计限制最小化。该堆叠式半导体封装包括:下芯片,其具有设置有多个穿通电极的穿通电极区域;以及至少一个上芯片,其堆叠在下芯片上并且具有设置有对应于多个穿通电极的多个接合焊盘的焊盘区域。所述焊盘区域沿着将上芯片的有源表面二等分的中心轴线设置。设置上芯片的焊盘区域的中心轴线布置在从下芯片的有源表面在纵向上的中心轴线移位的位置。
  • 堆叠半导体封装
  • [发明专利]堆叠式半导体封装-CN201710963144.0有效
  • 李俊镐 - 三星电子株式会社
  • 2017-10-17 - 2023-04-07 - H10B80/00
  • 提供了一种堆叠式半导体封装,其具有各种尺寸的各种类型的半导体芯片并且能够小型化。堆叠式半导体封装包括基体基底层和设置在基体基底层的顶表面上的子半导体封装。子半导体封装包括:多个子半导体芯片,彼此分隔开;子模层,填充多个子半导体芯片之间的空间,以围绕多个子半导体芯片的侧表面。堆叠式半导体封装包括堆叠在子半导体封装上的至少一个主半导体芯片,至少一个主半导体芯片通过第一电连接构件电连接到基体基底层。
  • 堆叠半导体封装

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top