专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9527088个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器件及其制造方法-CN201410323156.3有效
  • 吴常明;刘世昌;蔡嘉雄 - 台湾积体电路制造股份有限公司
  • 2014-07-08 - 2017-07-21 - H01L27/11521
  • 本发明提供了一种器件,包括控制栅极结构、存储器栅极结构、电荷存储层、第一间隔件、第二间隔件、第一漏极/源极区以及第二漏极/源极区,其中,控制栅极结构位于衬底上方;存储器栅极结构位于衬底上方,其中,存储器栅极结构包括存储器栅电极和存储器栅极间隔件,并且存储器栅电极是L形结构;电荷存储层形成在控制栅极结构和存储器栅极结构之间;第一间隔件沿着存储器栅极结构的侧壁;第二间隔件位于存储器栅极结构的顶面上方;第一漏极/源极区形成在衬底中并且邻近存储器栅极结构;以及第二漏极/源极区形成在衬底中并且邻近控制栅极结构
  • 存储器件及其制造方法
  • [发明专利]一种硅基显示面板及制备方法-CN202010966305.3有效
  • 冯亚青;王龙;闫岩;陆涵;史晓波;冯敏强;廖良生 - 江苏集萃有机光电技术研究所有限公司
  • 2020-09-15 - 2023-09-05 - H01L27/12
  • 该面板包括硅基衬底,衬底多个侧面上设置多个凹槽结构;设置于衬底上的多个呈阵列排布的像素单元;位于衬底一侧的栅极金属层,位于衬底一侧的源极金属层;栅极和源极驱动电路。本方案凹槽结构包括栅极及源级凹槽结构栅极金属层包括多条栅极走线,源极金属层包括多条源极走线;在栅极凹槽结构内设置有栅极连接结构,在源极凹槽结构内设置有源极连接结构;然后栅极走线与栅极连接结构的第一端电连接;栅极驱动电路与栅极连接结构的第二端电连接;源极走线与源极连接机构的第一端电连接,源极驱动电路与源极连接结构的第二端电连接。如此通过凹槽结构内的连接结构实现了各栅极及源级走线的正常引出。
  • 一种显示面板制备方法
  • [发明专利]半导体元件及其制造方法-CN202111338518.2在审
  • 郑英琪;黄郁仁;陈信宏 - 力晶积成电子制造股份有限公司
  • 2021-11-12 - 2023-05-02 - H01L29/423
  • 本发明公开一种半导体元件以及一种半导体元件的制造方法,所述半导体元件包括基底以及栅极结构。基底具有沟槽。栅极结构设置于沟槽中,且包括遮蔽栅极、控制栅极、第一绝缘层、第二绝缘层以及第三绝缘层。遮蔽栅极包括下部栅极以及上部栅极。下部栅极包括由多个电极组成的阶梯式结构,且多个电极中的一者的宽度随着越远离上部栅极而越小。上部栅极设置于下部栅极上,且上部栅极的宽度小于最靠近上部栅极的下部栅极中的电极的宽度。控制栅极设置于遮蔽栅极上。第一绝缘层设置于遮蔽栅极与基底之间。第二绝缘层设置于遮蔽栅极上,以将遮蔽栅极与控制栅极分隔。第三绝缘层设置于控制栅极与基底之间。
  • 半导体元件及其制造方法
  • [发明专利]MOSFET及其制造方法-CN201110322087.0有效
  • 殷华湘;马小龙 - 中国科学院微电子研究所
  • 2011-10-20 - 2013-04-24 - H01L29/78
  • 本发明公开了一种MOSFET,包括衬底、衬底上的栅极堆叠结构栅极堆叠结构两侧的栅极侧墙结构栅极侧墙结构两侧衬底中的源漏区,其特征在于:栅极侧墙结构包括第一栅极侧墙和第二栅极侧墙,第二栅极侧墙的材质为依照本发明的高应力MOSFET及其制造方法,采用高应力的DLC薄膜作为栅极侧墙,缩短了应力层与沟道区的距离,有效提升了沟道区载流子迁移率,提高了器件性能。
  • mosfet及其制造方法
  • [发明专利]半导体器件及其形成方法-CN201910438083.5有效
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2019-05-24 - 2022-07-01 - H01L21/8234
  • 第一栅极结构、第二栅极结构和第三栅极结构的每个在第一方向上延伸。第一栅极通孔设置在第一栅极结构上。第一栅极通孔具有第一尺寸。第二栅极通孔设置在第二栅极结构上。第二栅极通孔具有大于第一尺寸的第二尺寸。第三栅极通孔设置在第三栅极结构上。第三栅极通孔的第三尺寸小于第二尺寸但大于第一尺寸。第一源极接触件设置为邻近第一栅极通孔的第一侧。第一漏极接触件设置为邻近第一栅极通孔的与第一侧相对的第二侧。第二漏极接触件设置为邻近第三栅极通孔的第一侧。本发明的实施例还涉及半导体器件及其形成方法。
  • 半导体器件及其形成方法
  • [发明专利]栅极间隙壁、其形成方法及半导体装置-CN202210060076.8在审
  • 程德恩;卢永诚;徐志安 - 台湾积体电路制造股份有限公司
  • 2022-01-19 - 2022-08-16 - H01L21/8234
  • 本揭露有关于一种栅极间隙壁、其形成方法及半导体装置,栅极间隙壁的形成方法包含以下步骤。形成鳍部于基材上。虚设栅极结构横跨鳍部。间隙壁层沉积于虚设栅极结构上。间隙壁层具有在虚设栅极结构的孔洞内的第一部分,以及在虚设栅极结构的孔洞外的第二部分。间隙壁层的第二部分被处理成具有不同于间隙壁层的第一部分的材料组成,且然后被蚀刻以形成于虚设栅极结构侧壁上的栅极间隙壁。对虚设栅极结构进行蚀刻制程,以形成栅极沟槽于栅极间隙壁之间。蚀刻制程以快于蚀刻栅极间隙壁的蚀刻速率蚀刻间隙壁层的第一部分。栅极结构形成于栅极沟槽内。
  • 栅极间隙形成方法半导体装置
  • [发明专利]非易失性存储器及其制造方法-CN201510393338.2有效
  • 郑宗文;郑育明 - 物联记忆体科技股份有限公司;郑宗文;郑育明
  • 2015-07-07 - 2023-04-18 - H10B41/30
  • 本发明提供一种非易失性存储器及其制造方法,该存储器包括存储单元,存储单元包括:堆叠栅极结构、浮置栅极、穿隧介电层、抹除栅介电层、辅助栅介电层、源极区与漏极区、控制栅极和栅间介电层,堆叠栅极结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠栅极结构的第一侧的侧壁,浮置栅极的顶部具有转角部。抹除栅极包覆转角部。穿隧介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠栅极结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间,进而增加存储器元件的可靠度。
  • 非易失性存储器及其制造方法
  • [实用新型]非易失性存储器-CN201520483612.0有效
  • 郑宗文;郑育明 - 物联记忆体科技股份有限公司;郑宗文;郑育明
  • 2015-07-07 - 2015-11-18 - H01L27/115
  • 该存储单元包括:堆叠栅极结构、浮置栅极、穿隧介电层、抹除栅介电层、辅助栅介电层、源极区与漏极区、控制栅极和栅间介电层,其中堆叠栅极结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠栅极结构的第一侧的侧壁,浮置栅极的顶部具有转角部。抹除栅极包覆转角部。穿隧介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠栅极结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间,进而增加存储器元件的可靠度。
  • 非易失性存储器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top