“栅极结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9527088个，建议您升级VIP下载更多相关专利

[发明专利]SONOS栅极结构及其形成方法-CN200610064964.8无效
发明人：李自强;黄俊仁;李宗霖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-03-20 - 公布日： 2007-04-11 - 主分类号： H01L29/41 文献下载
摘要：本发明提供一种SONOS栅极结构及其形成方法，所述SONOS栅极结构，包含：一具有侧壁的栅极图案位于一基底上，其中栅极图案包括一栅极介电层及一栅极电极；一氧化层结构位于基底上及栅极图案的侧壁，其中氧化层结构包括一相对较薄的部分位于基底上，及一相对较厚的部分位于栅极图案的侧壁；以及一捕获侧壁介电层位于邻近栅极图案的侧壁的氧化层结构上。本发明所述SONOS栅极结构及其形成方法，可保持高速的写入/擦除速度，且可降低栅极干扰。
sonos 栅极结构及其形成方法

[发明专利]记忆体装置的控制方法-CN201811441148.3在审
发明人：曾郁雯;杨宗谕;黄仲仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2019-06-07 - 主分类号： G11C16/04 文献下载
摘要：一种记忆体单元包括基板及浮动栅极记忆体单元。浮动栅极记忆体单元包括安置于基板上的擦除栅极结构、浮动栅极结构、选择栅极、共用源极及漏极。共用源极安置于基板中，且擦除栅极结构安置于共用源极上。浮动栅极结构在擦除栅极结构的两个相对侧处自基板的凹槽突出。一种用于控制记忆体单元的方法包括将擦除栅极程序化电压施加于擦除栅极结构上，将控制栅极程序化电压施加于共用源极上，将位线程序化电压施加于漏极上，及将字线程序化电压施加于选择栅极上，其中控制栅极程序化电压大于擦除栅极程序化电压
擦除栅极程序化记忆体单元电压施加共用源极基板浮动栅极结构浮动栅极控制栅极选择栅极漏极安置记忆体装置位线字线

[发明专利]分离栅极快闪存储单元及其制造方法-CN03155541.1无效
发明人：吴陞;黄财煜 -专利权人：力晶半导体股份有限公司
申请日： 2003-08-28 - 公布日： 2005-03-09 - 主分类号： H01L27/105 文献下载
摘要：一种分离栅极快闪存储单元，由具有元件隔离结构的衬底；设置于衬底上的选择栅极结构；设置于衬底上的具有开口的层间介电层，此开口暴露部分选择栅极结构、衬底与元件隔离结构；设置于开口中，且部分延伸至层间介电层表面的浮置栅极；设置于浮置栅极与衬底之间的隧穿介电层；设置于该开口中，填满开口并延伸至选择栅极结构上方的控制栅极；设置于浮置栅极与控制栅极之间的栅极间介电层；设置于控制栅极未与选择栅极结构相邻的一侧的衬底中的源极区与设置于选择栅极未与控制栅极相邻的一侧的衬底中的漏极区所构成
分离栅极闪存单元及其制造方法

[发明专利]半导体结构及其制造方法-CN202110204690.2在审
发明人：杨盛玮 -专利权人：长江存储科技有限责任公司
申请日： 2021-02-23 - 公布日： 2021-06-15 - 主分类号： H01L29/423 文献下载
摘要：本发明实施例提供了一种半导体结构及其制造方法，其中，半导体结构包括：位于衬底上的第一栅极堆叠结构和第二栅极堆叠结构；所述第一栅极堆叠结构和第二栅极堆叠结构之间通过隔离结构隔开；所述第一栅极堆叠结构能够承受的最大电压与所述第二栅极堆叠结构能够承受的最大电压的差值大于预设值；位于所述衬底中，且位于所述第一栅极堆叠结构一侧的第一漏区；位于所述衬底中，且位于所述第一栅极堆叠结构和所述第一漏区之间的第一轻掺杂漏区；位于所述第一轻掺杂漏区上的第三栅极堆叠结构；所述第三栅极堆叠结构用于作为所述第一轻掺杂漏区的控制栅极
半导体结构及其制造方法

[发明专利]与非门型闪存存储单元列及其制造方法-CN200410031227.9无效
发明人：陈世昌;许正源;洪至伟 -专利权人：力晶半导体股份有限公司
申请日： 2004-03-26 - 公布日： 2005-09-28 - 主分类号： H01L27/105 文献下载
摘要：其存储单元列，包括第一、第二层叠栅极结构；控制、浮置栅极；栅间介电层、隧穿介电层、掺杂区以及源区/漏区。第一层叠栅极结构具有擦除栅极介电层、擦除栅极与覆盖层。第二层叠栅极结构具有选择栅极介电层、选择栅极与覆盖层。控制栅极位于各第一层叠栅极结构之间和各第二层叠栅极结构与相邻的第一层叠栅极结构之间。浮置栅极位于控制栅极与衬底之间，且其具有边缘呈尖角状的下凹表面。而栅间介电层位于控制与浮置栅极之间。隧穿介电层则位于浮置栅极与衬底之间。此外，掺杂区位于第一层叠栅极结构下，而源区/漏区位于除第二层叠栅极结构以外暴露出的衬底中。
与非门闪存存储单元及其制造方法

[发明专利]具有电介质栅极墙和电介质栅极插塞的集成电路结构-CN202211005222.3在审
发明人： M·K·哈兰;M·哈桑;T·加尼;A·S·默西 -专利权人：英特尔公司
申请日： 2022-08-22 - 公布日： 2023-04-04 - 主分类号： H01L27/088 文献下载
摘要：描述了具有电介质栅极墙和电介质栅极插塞的集成电路结构，以及制造具有电介质栅极墙和电介质栅极插塞的集成电路结构的方法。例如，集成电路结构包括具有突出于浅沟槽隔离(STI)结构上方的部分的子鳍。栅极电介质材料层在子鳍的突出部分之上，在STI结构之上，并围绕水平堆叠的纳米线。导电栅极层在栅极电介质材料层之上。导电栅极填充材料在导电栅极层之上。电介质栅极墙与子鳍和多个水平堆叠的纳米线横向间隔开，电介质栅极墙在STI结构上。电介质栅极插塞在电介质栅极墙上。
具有电介质栅极集成电路结构

[发明专利]低栅极阻抗的沟槽式功率半导体结构及其制造方法-CN201010139134.3有效
发明人：许修文 -专利权人：科轩微电子股份有限公司
申请日： 2010-03-19 - 公布日： 2011-09-21 - 主分类号： H01L21/336 文献下载
摘要：一种低栅极阻抗的沟槽式功率半导体结构及其制造方法；此低栅极阻抗的沟槽式功率半导体结构包括一硅基材、一栅极沟槽、一栅极氧化层与一栅极多晶硅结构；其中，栅极沟槽位于硅基材内，并且延伸至硅基材的一上表面；栅极氧化层位于栅极沟槽的内侧表面；栅极多晶硅结构位于栅极沟槽内，并且具有一突出部，向上伸出硅基材的上表面；此突出部的侧面并具有一凹陷，使邻接于栅极沟槽处的硅基材的上表面裸露于外。本发明提出的低栅极阻抗的沟槽式功率半导体结构可避免传统栅极多晶硅结构突出硅基材所产生的遮蔽效果。
栅极阻抗沟槽功率半导体结构及其制造方法

[发明专利]制作分离栅极式快闪存储器单元的方法-CN201110024213.4无效
发明人：李勇;周儒领 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-01-21 - 公布日： 2012-07-25 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开制作分离栅极式快闪存储器单元的方法，包括提供依次形成有浮栅氧化层、浮置栅极材料层和至少一对控制栅极结构的衬底；在每对控制栅极结构的部分上表面和每对控制栅极结构之间形成第一光刻胶层；以第一光刻胶层为掩膜进行离子注入并对浮置栅极材料层进行刻蚀；去除第一光刻胶层；在每对控制栅极结构和浮置栅极材料层的侧壁上形成间隙壁；在每对控制栅极结构的部分上表面和每对控制栅极结构外侧形成第二光刻胶层；以第二光刻胶层为掩膜对浮置栅极材料层进行刻蚀并进行离子注入；去除第二光刻胶层；在每对控制栅极结构外侧的衬底上方形成字线并在每对控制栅极结构内侧的衬底上方形成擦除栅极。该方法改善浮置栅极与字线之间间隙的均匀性。
制作分离栅极闪存单元方法

[发明专利]自对准栅极边缘和局部互连件及其制造方法-CN201380081048.3有效
发明人： M·C·韦布;M·博尔;T·加尼;S·S·廖 -专利权人：英特尔公司
申请日： 2013-12-19 - 公布日： 2020-04-14 - 主分类号： H01L21/336 文献下载
摘要：描述了自对准栅极边缘和局部互连结构以及制造自对准栅极边缘和局部互连结构的方法。在示例中，一种半导体结构，包括半导体鳍部，所述半导体鳍部被布置在衬底之上，并且在第一方向上具有一长度。栅极结构被布置在半导体鳍部之上，所述栅极结构具有在第二方向上相对的第一端部和第二端部。栅极边缘隔离结构对以半导体鳍部为中心。栅极边缘隔离结构对中的第一栅极边缘隔离结构被布置为与栅极结构的第一端部直接相邻，栅极边缘隔离结构对中的第二栅极边缘隔离结构被布置为与栅极结构的第二端部直接相邻。
对准栅极边缘局部互连及其制造方法

[发明专利]显示驱动电路及显示面板-CN202211714364.7在审
发明人：张光晨;吕立;韩甲伟;刘运阳;李志威;郭秋月;李荣荣 -专利权人：惠科股份有限公司
申请日： 2022-12-29 - 公布日： 2023-05-16 - 主分类号： G09G3/36 文献下载
摘要：本申请公开了一种显示驱动电路及显示面板，其中，至少包括双栅结构以及与所述双栅结构的栅极连接的栅极选通单元；所述双栅结构包括底栅极和顶栅极以及由所述底栅极和/或所述顶栅极控制导通的源极和漏极；所述底栅极通过所述栅极选通单元与第一栅极驱动模块连接，所述顶栅极通过所述栅极选通单元与第二栅极驱动模块连接，所述源极与数据线连接，所述漏极与像素电极连接，以通过所述栅极选通单元控制所述双栅结构的栅极的工作电压，进而控制所述像素电极的显示灰阶。通过上述结构，提高画面显示的灰阶数。
显示驱动电路面板

[发明专利]半导体元件的测试键结构-CN202210104888.8在审
发明人：邱志祥;何荣;顾海龙;黄清俊;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2022-01-28 - 公布日： 2023-08-08 - 主分类号： H01L23/544 文献下载
摘要：本发明公开一种半导体元件的测试键结构，其包括一基底，一栅极结构位于该基底上，以及多个第一虚设栅极结构位于该基底上并且位于该栅极结构的四周，其中该栅极结构的一底面低于该多个第一虚设栅极结构的底面，该栅极结构的一顶面与该多个第一虚设栅极结构的顶面齐平
半导体元件测试结构

[发明专利]半导体结构及其制备方法、存储装置-CN201910817548.8在审
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2019-08-30 - 公布日： 2021-03-05 - 主分类号： H01L21/764 文献下载
摘要：本公开提供了一种半导体结构及其制备方法、存储装置，属于半导体技术领域。该半导体结构包半导体层、第一栅极结构、第二栅极结构、第三栅极结构和隔离结构，其中，半导体层形成有隔离沟槽和多个具有一长轴方向的有源区；第一栅极结构至少部分设于沿长轴方向的两个有源区之间的隔离沟槽中；第二栅极结构设于有源区内；第三栅极结构设于隔离沟槽中，且连接第一栅极结构和第二栅极结构；隔离结构覆盖第一栅极结构和第三栅极结构以外的隔离沟槽，且隔离结构设置有气隙层；其中，任一有源区在衬底基板上的正投影，被与该有源区相邻的气隙层、第一栅极结构和第三栅极结构共同在衬底基板上的正投影包围。该半导体结构能够降低行锤效应。
半导体结构及其制备方法存储装置

[实用新型]半导体结构、存储装置-CN201921448485.5有效
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2019-08-30 - 公布日： 2020-03-17 - 主分类号： H01L27/108 文献下载
摘要：本公开提供了一种半导体结构、存储装置，属于半导体技术领域。该半导体结构包半导体层、第一栅极结构、第二栅极结构、第三栅极结构和隔离结构，其中，半导体层形成有隔离沟槽和多个具有一长轴方向的有源区；第一栅极结构至少部分设于沿长轴方向的两个有源区之间的隔离沟槽中；第二栅极结构设于有源区内；第三栅极结构设于隔离沟槽中，且连接第一栅极结构和第二栅极结构；隔离结构覆盖第一栅极结构和第三栅极结构以外的隔离沟槽，且隔离结构设置有气隙层；其中，任一有源区在衬底基板上的正投影，被与该有源区相邻的气隙层、第一栅极结构和第三栅极结构共同在衬底基板上的正投影包围。该半导体结构能够降低行锤效应。
半导体结构存储装置

[发明专利]电容器件及其形成方法-CN201610079741.2有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-02-03 - 公布日： 2019-12-31 - 主分类号： H01L29/94 文献下载
摘要：一种电容器件及其形成方法，所述电容器件包括：衬底，所述衬底包括有源区；位于所述衬底的有源区表面的主栅极结构、以及分别位于主栅极结构两侧的第一伪栅极结构；分别位于所述主栅极结构两侧的衬底有源区内的掺杂区，所述掺杂区位于相邻主栅极结构和第一伪栅极结构之间；分别位于所述主栅极结构两侧的第一导电结构，所述第一导电结构位于主栅极结构一侧的掺杂区表面和第一伪栅极结构表面。
电容器件及其形成方法

[发明专利]非挥发性存储器及其制造方法-CN200510065586.0无效
发明人：张格荥;黄丘宗 -专利权人：力晶半导体股份有限公司
申请日： 2005-04-18 - 公布日： 2006-11-01 - 主分类号： H01L27/115 文献下载
摘要：一种非挥发性存储器，由基底、辅助栅极结构、字线、浮置栅极、穿隧介电层、栅间介电层与源极区/漏极区所构成。辅助栅极结构设置于基底上，且辅助栅极结构的底部宽度大于顶部宽度。浮置栅极设置于辅助栅极结构的一侧，且位于字线与基底之间，浮置栅极的底部宽度小于顶部宽度。字线、浮置栅极与辅助栅极结构构成一存储单元。穿隧介电层设置于浮置栅极与基底之间。栅间介电层设置于字线、浮置栅极与辅助栅极结构之间。源极区/漏极区设置于存储单元两侧的基底中。
挥发性存储器及其制造方法