“图案化掩模”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3594304个，建议您升级VIP下载更多相关专利

[发明专利]静态随机存取存储器及其制造方法-CN201611202448.7有效
发明人：黄诗涵;谢志宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-23 - 公布日： 2019-12-13 - 主分类号： H01L21/336 文献下载
摘要：在制造SRAM的方法中，第一伪图案形成在衬底上方，第一至第三掩模层形成在衬底上。中间伪图案形成在第一伪图案的侧壁上。去除第一伪图案，从而留下中间伪图案。通过使用中间伪图案来图案化第三掩模层，由此图案化第二掩模层，从而形成第二伪图案。侧壁间隔件层形成在第二伪图案的侧壁上。去除第二伪图案，从而留下侧壁间隔件层以作为衬底上方的硬掩模图案，由此图案化第一掩模层。通过使用图案化的第一掩模层来图案化衬底。多个SRAM单元的每一个都被单元边界限定，在该单元边界内，仅包括两个第一伪图案。本发明的实施例还提供了一种静态随机存取存储器及其制造方法。
静态随机存取存储器及其制造方法

[发明专利]一种半导体器件的制备方法-CN202011643609.2在审
发明人：金一球;杨涛;张月;胡艳鹏 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-31 - 公布日： 2022-07-01 - 主分类号： H01L21/02 文献下载
摘要：本发明公开一种半导体器件的制备方法，涉及半导体器件制备技术领域，以解决由于图案化的硬掩模的纵横比较大，在湿法清洗工艺中会发生塌陷或者倾斜的现象。半导体器件的制备方法包括：提供衬底。该衬底包括图案化的硬掩模层，图案化的硬掩模层包括多晶硅层或非晶硅层。使用第一工艺气体对图案化的硬掩模层进行等离子体处理，使得多晶硅层或非晶硅层的亲水性降低。对进行等离子体处理的图案化的硬掩模层进行湿法清洗，去除图案化的硬掩模层在图案化过程中形成的残留物。本发明提供的半导体器件的制备方法用于半导体器件。
一种半导体器件制备方法

[发明专利]膜掩模、其制备方法、使用膜掩模的图案形成方法和由膜掩模形成的图案-CN201780003800.0有效
发明人：黄智泳;徐汉珉;韩尚澈;李承宪;吴东炫;徐大韩;裵南锡;宋民守 -专利权人：株式会社LG化学
申请日： 2017-01-31 - 公布日： 2020-10-30 - 主分类号： G03F7/20 文献下载
摘要：本申请涉及一种膜掩模；该膜掩模的制备方法；使用该膜掩模的图案形成方法；以及由该膜掩模制备的图案，所述膜掩模包括：透明基板、设置在所述透明基板上的暗化光屏蔽图案层、以及在未设置暗化光屏蔽图案层的区域中设置的凹槽部
膜掩模制备方法使用图案形成

[发明专利]形成半导体器件的精细图案的方法-CN200710079289.0无效
发明人：郑载昌 -专利权人：海力士半导体有限公司
申请日： 2007-02-16 - 公布日： 2007-08-29 - 主分类号： H01L21/00 文献下载
摘要：本发明公开一种用于形成半导体器件的精细图案的方法，该方法包括以下步骤：在形成于半导体基板之上的底层上，形成宽度为W1、厚度为T1的第一硬掩模图案；在所得结构上形成平坦型的第二硬掩模薄膜，并且使所述第二硬掩模薄膜平坦化，以露出所述第一硬掩模图案；将所述第一硬掩模图案从顶面除去T2(0＜T2＜T1)厚度；在所述第二硬掩模薄膜上进行修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案和所述第一硬掩模图案分开，并且形成宽度为W2的第三硬掩模图案；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。
形成半导体器件精细图案方法

[发明专利]制造半导体装置的方法-CN202010089886.7有效
发明人：王龙;孙自军;黃清俊;顾海龙;卢朋辉;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2020-02-13 - 公布日： 2022-06-24 - 主分类号： H01L27/02 文献下载
摘要：本发明公开一种制造半导体装置的方法，半导体装置包括高压元件区以及低压元件区，且至少包括以下步骤：提供基底，基底上依序设置有底掩模层及顶掩模层；根据第一布局图案，以于基底中形成掺杂区；根据第二布局图案，以图案化基底，而于基底内形成至少两个沟槽，分别位于高压元件区内以及压元件区内；以及在图案化基底前，根据第三布局图案，以图案化高压元件区内的顶底掩模层，而形成图案化顶底掩模层，使得部分底掩模层被暴露出于顶底掩模层，其中，产生第三布局图案的步骤包括比对第一布局图案和第二布局图案，并执行布林运算。
制造半导体装置方法

[发明专利]膜掩模、其制备方法、使用膜掩模的图案形成方法和由膜掩模形成的图案-CN201780003811.9有效
发明人：黄智泳;徐汉珉;裵南锡;李承宪;吴东炫;柳正善 -专利权人：株式会社LG化学
申请日： 2017-01-31 - 公布日： 2020-12-15 - 主分类号： G03F7/20 文献下载
摘要：本申请涉及一种膜掩模、该膜掩模的制备方法、使用所述膜掩模的图案形成方法、以及使用所述膜掩模形成的图案，所述膜掩模包括：透明基板；设置在所述透明基板上的暗化光屏蔽图案层；以及在所述透明基板的设置有暗化光屏蔽图案层的表面上设置的浮凸图案部
膜掩模制备方法使用图案形成

[发明专利]形成半导体器件的微图案的方法-CN200810007249.X无效
发明人：郑宇荣 -专利权人：海力士半导体有限公司
申请日： 2008-02-19 - 公布日： 2008-10-22 - 主分类号： H01L21/00 文献下载
摘要：形成半导体器件微图案的方法，包括：在衬底上形成蚀刻目标层，在蚀刻目标层上形成硬掩模层，在蚀刻目标层上形成第一辅助图案。第一辅助图案限定多个互相间隔开的结构。将硅注入第一辅助图案以形成硅烷化第一辅助图案。在硬掩模层和硅烷化第一辅助图案上形成限定两相邻硅烷化第一辅助图案之间间隔的绝缘层。在两个硅烷化第一辅助图案之间限定的间隔处的绝缘层上形成第二辅助图案。蚀刻绝缘层以移除在硅烷化第一辅助图案与第二辅助图案之间布置的绝缘层部分，同时不移除在第二辅助图案下方布置的绝缘层部分。利用硅烷化第一辅助图案与第二辅助图案作为蚀刻掩模，蚀刻硬掩模层以限定硬掩模图案。利用硬掩模图案蚀刻蚀刻目标层，以获得目标微图案。
形成半导体器件图案方法

[发明专利]使用深宽比相依蚀刻效应形成装置的方法与相关装置、存储器装置及电子系统-CN201980050627.9在审
发明人：郭松;山·D·唐;弗拉德·泰姆切诺克;西瓦尼·斯里瓦斯塔瓦 -专利权人：美光科技公司
申请日： 2019-07-31 - 公布日： 2021-03-16 - 主分类号： H01L27/108 文献下载
摘要：本发明揭示一种形成装置的方法，其包括形成包括按相对于侧向方向从约30°到约75°的第一角度延伸的平行结构及平行沟槽的图案化遮蔽材料。在所述图案化遮蔽材料上方提供掩模且所述掩模包括按相对于所述侧向方向从约0°到约90°的第二不同角度延伸的额外平行结构及平行孔隙。进一步使用所述掩模图案化所述图案化遮蔽材料以形成包括由所述平行沟槽及所述额外平行沟槽分离的长形结构的图案化遮蔽结构。下伏于所述图案化遮蔽结构的硬掩模材料的曝露部分经受ARDE以形成图案化硬掩模材料。移除下伏于所述图案化硬掩模材料的半导体材料的曝露部分以形成半导体柱结构。本发明还描述装置及电子系统。
使用相依蚀刻效应形成装置方法相关存储器电子系统

[发明专利]利用单次曝光形成多层图案的具有三种状态的光掩模-CN201310705815.5在审
发明人：卢彦丞;石志聪;游信胜;陈政宏;严涛南 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-19 - 公布日： 2014-11-19 - 主分类号： G03F1/42 文献下载
摘要：本发明提供了用于光刻曝光工艺的掩模的一个实施例。该掩模包括：掩模衬底；第一掩模材料层，被图案化以具有限定第一层图案的多个第一开口；以及第二掩模材料层，被图案化以具有限定第二层图案的多个第二开口。本发明还公开了利用单次曝光形成多层图案的具有三种状态的光掩模。
利用曝光形成多层图案具有状态光掩模

[发明专利]利用单次曝光形成多层图案的具有三种状态的光掩模-CN202010531834.0有效
发明人：卢彦丞;石志聪;游信胜;陈政宏;严涛南 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-19 - 公布日： 2023-03-31 - 主分类号： G03F1/22 文献下载
摘要：本发明提供了用于光刻曝光工艺的掩模的一个实施例。该掩模包括：掩模衬底；第一掩模材料层，被图案化以具有限定第一层图案的多个第一开口；以及第二掩模材料层，被图案化以具有限定第二层图案的多个第二开口。本发明还公开了利用单次曝光形成多层图案的具有三种状态的光掩模。
利用曝光形成多层图案具有状态光掩模

[发明专利]图案化方法-CN201810082395.2有效
发明人：张峰溢;李甫哲;陈界得 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2018-01-29 - 公布日： 2021-02-26 - 主分类号： H01L21/033 文献下载
摘要：本发明公开了一种图案化方法，其包括：先在目标层上形成硬掩模层、下部图案转移层及上部图案转移层。再进行第一SARP制作工艺，将上部图案转移层图案化成上部图案掩模。进行第二SARP制作工艺，将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模定义孔图案。在孔图案中填充介电层。介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。下部图案掩模被去除，形成岛状图案。再以岛状图案作为蚀刻硬掩模，将硬掩模层图案化成硬掩模图案。再以硬掩模图案作为蚀刻硬掩模，将目标层图案化成目标图案。
图案方法

[发明专利]制造半导体器件的方法-CN202110387374.3在审
发明人：陈劲达;林华泰;吴汉威;黄建元 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-09 - 公布日： 2022-06-21 - 主分类号： H01L21/311 文献下载
摘要：在形成图案的方法中，在底层之上形成第一图案，该第一图案包括主图案和横向突起，该横向突起的厚度小于主图案的厚度的25％；在第一图案之上形成硬掩模层；执行平坦化操作，以在不暴露横向突起的情况下暴露第一图案；通过在横向突起被硬掩模层覆盖的同时去除第一图案，来形成硬掩模图案；并且使用硬掩模图案作为蚀刻掩模，来图案化底层。
制造半导体器件方法

[发明专利]制造半导体装置的方法-CN202111216535.9在审
发明人：张锡和;金冈昱;鲁贤硕;朴容臣;宣潒珪;李善英;李昭享;李泓浚;郑湖璇;陈姃玟;崔贞姬;崔秦瑞;洪世罗 -专利权人：三星电子株式会社
申请日： 2021-10-19 - 公布日： 2022-04-22 - 主分类号： H01L27/108 文献下载
摘要：一种制造半导体装置的方法包括：形成包括多个晶体管的下部结构；在下部结构上形成导电层；在导电层上形成第一初步焊盘掩模图案和布线掩模图案；在保护布线掩模图案的同时，通过图案化第一初步焊盘掩模图案来形成焊盘掩模图案；以及使用焊盘掩模图案和布线掩模图案作为蚀刻掩模来蚀刻导电层，以形成焊盘图案和布线图案。
制造半导体装置方法

[发明专利]电路结构-CN200910166072.2有效
发明人：余振华;余佳霖;陈鼎元;邱文智;林宏达 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-08-11 - 公布日： 2010-10-06 - 主分类号： H01L33/00 文献下载
摘要：本发明一实施例提供一种电路结构，该电路结构包括：基底，包括较高部分及较低部分；图案化掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三-五族化合物半导体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层的间隔上形成连续层。
电路结构

[发明专利]高光纤数海底电缆-CN202210210674.9在审
发明人：玛莎·安·斯波尔丁;拉尔夫·J·鲁 -专利权人：萨伯康姆有限责任公司
申请日： 2022-03-04 - 公布日： 2022-09-06 - 主分类号： H01B3/44 文献下载
摘要：在一些实施例中，一种方法可以包括在衬底上方提供图案化硬掩模，以及从离子源向图案化硬掩模的第一部分提供等离子体处理，其中图案化硬掩模的第二部分不接受等离子体处理。该方法还可以包括蚀刻衬底以在衬底中形成多个翅状件，其中图案化硬掩模的第一部分比图案化硬掩模的第二部分蚀刻更快。
光纤海底电缆