“轻掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果958737个，建议您升级VIP下载更多相关专利

[发明专利]一种超小型光子晶体调制器及其制作方法-CN201911393589.5有效
发明人：张宇光;肖希;王磊;李淼峰;胡晓;陈代高;冯朋;余少华 -专利权人：武汉光谷信息光电子创新中心有限公司
申请日： 2019-12-30 - 公布日： 2022-05-27 - 主分类号： G02F1/025 文献下载
摘要：方法包括N型中间掺杂区502置于N型重掺区501和N型轻掺杂区503之间；P型中间掺杂区602置于P型重掺区603和P型轻掺杂区601之间；N型轻掺杂区503和P型轻掺杂区601相接触，形成PN结；所述光子晶体波导4由宽度渐变的高折射率材料块排列在所述N型轻掺杂区503和P型轻掺杂区601的交接线上。
一种超小型光子晶体调制器及其制作方法

[发明专利]NMOS晶体管及其形成方法-CN201810751963.3有效
发明人：黄炜;徐静静;刘星;周俊 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2018-07-10 - 公布日： 2022-03-04 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种NMOS晶体管及其形成方法，该NMOS晶体管的形成方法包括：提供一半导体衬底，半导体衬底上形成有栅极结构；以栅极结构为掩模，对半导体衬底进行轻掺杂离子注入，形成未激活的轻掺杂源/漏区，轻掺杂离子为n型；在栅极结构的两侧形成侧墙；以侧墙为掩模，对半导体衬底进行重掺杂离子注入，形成未激活的重掺杂源/漏区，重掺杂离子为n型，轻掺杂离子注入或重掺杂离子注入包括碳元素注入，未激活的轻掺杂源/漏区包裹未激活的重掺杂源/漏区；以及对半导体衬底进行热处理，以形成轻掺杂源/漏区和重掺杂源/漏区。
nmos 晶体管及其形成方法

[实用新型]一种具有超结结构的槽型分裂栅MOS半导体功率器件-CN202022095507.3有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-22 - 公布日： 2021-05-11 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种具有超结结构的槽型分裂栅MOS半导体功率器件，该器件包括：半导体衬底，半导体衬底上的N型重掺杂区和P型阱区，该N型重掺杂区设在P型阱区中间，在P型阱区一侧靠近栅结构的N型轻掺杂区，N型轻掺杂区上的N型重掺杂源区，N型重掺杂源区相接的P型重掺杂源区，在P型阱区另一侧靠近栅结构的N型轻掺杂漂移区，N型轻掺杂漂移区上的N型重掺杂缓冲区，远离栅结构区的N型重掺杂缓冲区一侧的P型重掺杂漏区，P型阱区中间的栅结构区，该栅结构采用多晶硅材料和高K绝缘材料，N型/P型重掺杂源区引出源极，分裂栅结构引出栅极，N型/P型重掺杂漏区引出漏极。
一种具有结构分裂 mos 半导体功率器件

[发明专利]CMOS器件及其制造方法-CN201010593032.9无效
发明人：吴孝嘉;郭立;韩广涛;颜剑 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-12-16 - 公布日： 2012-07-04 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种CMOS器件及其制造方法，所述CMOS器件，包括轻掺杂漏区域，所述轻掺杂漏区域中设置有一层掺杂层；所述掺杂层中掺杂的离子导电类型与轻掺杂漏区域中掺杂的离子导电类型相反。本发明所提供的CMOS器件及其制造方法中，在器件的轻掺杂漏区域中形成了一层掺杂层，且该掺杂层中掺杂的离子导电类型与轻掺杂漏区域中掺杂的离子导电类型相反，因此，当轻掺杂漏区注入剂量提高相应值时，所述掺杂层能够配合衬底加快轻掺杂区的耗尽速度，使其仍能达到全耗尽，这样既保证了该器件的击穿电压不变，又由于轻掺杂漏区浓度的提升，降低了器件的导通电阻，从而提高了器件的开态电流。
cmos 器件及其制造方法

[发明专利]半导体器件中MOS晶体管的形成方法-CN201210214366.X有效
发明人：令海阳;黄庆丰;吴小利 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-06-26 - 公布日： 2012-10-24 - 主分类号： H01L21/336 文献下载
摘要：一种形成半导体器件中MOS晶体管的方法，包括：提供衬底，在衬底上形成第一栅极、第二栅极、第三栅极、第四栅极以及栅介质层；在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；不形成掩膜层，直接对衬底进行第一P型离子注入，在第二栅极两侧形成第一P型轻掺杂源区、第一P型轻掺杂漏区；在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；在第一栅极、第二栅极
半导体器件 mos 晶体管形成方法

[发明专利]一种选择性发射极的制备方法、N型电池及其制备工艺-CN202311118439.X在审
发明人：范伟;梁笑;毛文龙;祁文杰;林佳继 -专利权人：拉普拉斯新能源科技股份有限公司
申请日： 2023-09-01 - 公布日： 2023-10-10 - 主分类号： H01L31/18 文献下载
摘要：本发明提供一种选择性发射极的制备方法、N型电池及其制备工艺，属于太阳能电池技术领域，制备方法包括：在制绒后的硅片上进行硼扩散，形成重扩区；对硅片上的金属栅线区域进行激光掺杂推进；对激光掺杂后的硅片进行氧化，使得非金属栅线区域形成一级轻扩区；在硅片上的金属栅线区域沉积一掩膜层，并采用刻蚀液清洗硅片，使得一级轻扩区变为二级轻扩区；其中，二级轻扩区的硼掺杂表面浓度小于一级轻扩区的硼掺杂表面浓度。本发明在传统硼扩SE工序的基础上，增加了轻扩区微刻蚀，实现了轻扩区掺杂浓度的进一步降低，有效解决了硼扩散重扩区与轻扩区掺杂浓度差异不明显的问题。
一种选择性发射极制备方法电池及其工艺

[发明专利]薄膜晶体管及其制作方法、显示装置-CN201410265114.9有效
发明人：卜倩倩;郭炜 -专利权人：京东方科技集团股份有限公司
申请日： 2014-06-13 - 公布日： 2017-01-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种薄膜晶体管及其制备方法、显示装置，所述方法包括形成栅极金属层，所述形成栅极金属层之后，还包括通过一次构图工艺形成台阶型栅结构；进行第一次离子注入程序，形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区相距第一长度；将所述台阶型栅结构形成栅极；进行第二次离子注入程序，形成第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区相距第二长度，所述第一长度小于第二长度。上述方法可以简化现有技术中制备轻掺杂源漏极结构的LPTS TFT的工艺过程。
薄膜晶体管及其制作方法显示装置

[发明专利]利用同型结监控N型轻掺杂离子注入对准度的结构及方法-CN201410357242.6有效
发明人：范荣伟;陈宏璘;龙吟;倪棋梁;刘飞珏 -专利权人：上海华力微电子有限公司
申请日： 2014-07-25 - 公布日： 2017-02-15 - 主分类号： H01L23/544 文献下载
摘要：本发明提供了利用同型结监控N型轻掺杂离子注入对准度的结构及方法，该监控结构包括光阻区和N型轻掺杂离子注入区，N型轻掺杂离子注入区由N型阱‑N型轻掺杂离子阱结构构成，包括N型阱、N型轻掺杂离子阱、栅极、介质层以及对应于N型轻掺杂离子阱的接触孔；光阻区仅由N型阱构成，包括N型阱、栅极、介质层，以及对应于N型阱的接触孔；经正电势电子束扫描得到电压衬度影像中，根据发生亮度变化的接触孔的数据即可监控光阻区的对准度，从而实现对CMOS中N型轻掺杂离子注入对准度的实时监控，避免N型轻掺杂离子注入到PMOS的N型阱中而导致漏电现象的发生。
利用监控掺杂离子注入对准结构方法

[发明专利]一种新型的高压VDMOS器件及其制备方法-CN202110336336.5在审
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-03-29 - 公布日： 2021-05-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的高压VDMOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，N型重掺杂源极区，P型重掺杂源极区，NISI源极区，高K绝缘层，栅极多晶硅区，NISI漏极区，栅极电极，源极电极和漏极电极；NISI漏极区设在N型重掺杂衬底下表面，NISI漏极区下表面形成漏极电极，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个P型阱区，P型阱区上设有N型重掺杂源极区和P型重掺杂源极区，N型重掺杂源极区和P型重掺杂源极区上表面设有NISI源极区，P型阱区和N型轻掺杂缓冲区上设有高K绝缘层，高K绝缘层上设有栅极多晶硅区，栅极多晶硅区上设有栅极电极，N型重掺杂源极区和P型重掺杂源区上设有源极电极
一种新型高压 vdmos 器件及其制备方法

[发明专利]单层多晶硅非易失性存储器元件-CN201710078633.8有效
发明人：陈冠勋;罗明山;苏婷婷 -专利权人：力旺电子股份有限公司
申请日： 2017-02-14 - 公布日： 2021-04-20 - 主分类号： H01L27/115 文献下载
摘要：选择晶体管包含一选择栅极、一选择栅极氧化层、一源极掺杂区、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，以及一第二轻掺杂漏极区，接合共享掺杂区。浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。一漏极侧延伸修正区，位于浮置栅极晶体管的一间隙壁下方，且接近漏极掺杂区。
单层多晶非易失性存储器元件

[实用新型]一种具有超结结构的槽栅型IGBT半导体功率器件-CN202022095376.9有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-22 - 公布日： 2021-05-11 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种具有超结结构的槽栅型IGBT半导体功率器件，该器件包括：半导体衬底，半导体衬底上的N型重掺杂区和P型阱区，该N型重掺杂区设置在P型阱区中间，在P型阱区一侧的靠近槽栅结构区的N型轻掺杂区，N型轻掺杂区上的N型重掺杂源区，N型重掺杂源区相邻接的P型重掺杂源区，在P型阱区另一侧的N型轻掺杂漂移区，N型轻掺杂漂移区上的N型重掺杂缓冲区，N型重掺杂缓冲区和P型阱区上的P型重掺杂集电极区，N型重掺杂区上的槽栅结构区，该槽栅结构区采用多晶硅和高K绝缘材料，N型/P型重掺杂源区引出发射极，槽栅结构引出栅极，P型重掺杂集电极区引出集电极。
一种具有结构槽栅型 igbt 半导体功率器件

[发明专利]沟槽式MOSFET及其制造方法-CN201010288639.6有效
发明人：顾建平;纪刚;倪凯彬;钟添宾 -专利权人：上海韦尔半导体股份有限公司
申请日： 2010-09-21 - 公布日： 2011-06-08 - 主分类号： H01L29/78 文献下载
摘要：本发明另提出一种沟槽式MOSFET及其制造方法，其沟槽式MOSFET的制造方法包括以下步骤：（1）设置重掺杂衬底。（2）在重掺杂衬底上形成轻掺杂外延层。（3）在轻掺杂外延层上形成轻掺杂阱区。（4）形成穿过轻掺杂阱区，并与轻掺杂外延层接触的多个栅极沟槽。（5）在轻掺杂阱区上部，以及栅极沟槽之间形成重掺杂源区。（6）在每个栅极沟槽两侧形成侧墙。
沟槽 mosfet 及其制造方法

[发明专利]一种硅基耗尽型电光调制器及其制备方法和应用-CN202111455348.6在审
发明人：朱子健;赵瑛璇;黄海阳;甘甫烷 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2021-12-01 - 公布日： 2022-03-25 - 主分类号： G02F1/015 文献下载
摘要：本发明涉及一种硅基耗尽型电光调制器及其制备方法和应用，包括硅层(1‑9)，其特征在于：所述硅层(1‑9)上依次包括P型重掺杂区(1‑5)、P型中等掺杂区(1‑3)、P型轻掺杂区(1‑1)、N型轻掺杂区(1‑2)、N型中等掺杂区(1‑4)和N型重掺杂区(1‑6)；所述P型轻掺杂区(1‑1)与N型轻掺杂区(1‑2)形成至少两个纵向PN结，至少三个横向PN结。
一种耗尽电光调制器及其制备方法应用

[发明专利]一种双槽形结构的半浮栅器件及其制造方法-CN201510148290.9有效
发明人：庄翔;王全;孙德明 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2015-03-31 - 公布日： 2017-09-29 - 主分类号： H01L27/04 文献下载
摘要：本发明公开了一种双槽形结构的半浮栅器件及其制造方法，包括位于半导体衬底中的有源区、场氧区；有源区内的轻掺杂区；第一槽形区域将有源区两侧分为轻掺杂漏区和轻掺杂源区，轻掺杂漏区形成具有浮栅开口的第一绝缘层，覆盖第一槽形区域和浮栅开口的浮栅；浮栅开口下方的扩散区；轻掺杂漏区中的第二槽形区域；覆盖前述结构的第二绝缘层及其上的控制栅，控制栅侧墙两侧的重掺杂源区和窄禁带重掺杂漏区。
一种双槽形结构半浮栅器件及其制造方法

[发明专利]晶体管器件及其制造方法-CN200680039811.6有效
发明人： C·黄;J·A·欣茨曼;D·J·施勒曼;H·廖 -专利权人：惠普开发有限公司
申请日： 2006-07-27 - 公布日： 2008-10-29 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种晶体管器件及其制造方法，该晶体管器件包括第一型半导体材料的轻掺杂层(42)以及第二型半导体材料的体区(44)。在体区(44)内形成第一型的源区(46)。源区(46)比轻掺杂层掺杂的更多。在轻掺杂层(42)内形成第一型的漏区(50)，漏区(50)比轻掺杂层(42)掺杂的更多。还提供设置在体区(44)和漏区(50)之间的轻掺杂层(42)的漂移区(54)。另外，提供包围漏区的栅电极。栅电极(34A)部分设置在薄氧化物(36)上且部分设置在厚氧化物(56)上，其中从薄氧化物(36)在厚氧化物(56)上延伸的栅电极(34A)控制漂移区内的电场以增大漏区(50)的雪崩击穿。
晶体管器件及其制造方法