“轻掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果958737个，建议您升级VIP下载更多相关专利

[发明专利]多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板-CN201510166484.1在审
发明人：陆小勇;李栋;刘政;张帅;孙亮;龙春平 -专利权人：京东方科技集团股份有限公司
申请日： 2015-04-09 - 公布日： 2015-07-15 - 主分类号： H01L21/336 文献下载
摘要：多晶硅薄膜晶体管的制备方法，包括在基板上形成栅极、源极和漏极以及有源层；形成有源层包括：在基板上形成多晶硅层，其包括沟道区和扩展区；对扩展区进行离子注入工艺，形成靠近沟道区的轻掺杂区和源极区和漏极区；在形成轻掺杂区前或形成轻掺杂区后，采用晕环离子注入工艺在沟道区靠近轻掺杂区位置处形成晕环区；其中，注入晕环区的离子类型与轻掺杂区的离子类型相反，注入晕环区的离子能量大于轻掺杂区的离子能量，剂量小轻掺杂区的离子剂量。
多晶薄膜晶体管及其制备方法阵列显示面板

[发明专利]二极管结构及制造方法-CN200910194448.0无效
发明人：何军 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-08-17 - 公布日： 2011-03-30 - 主分类号： H01L27/082 文献下载
摘要：所述二极管结构包括：衬底中的深阱；深阱的有源区中的第一轻掺杂区，所述第一轻掺杂区的掺杂离子类型与深阱相同，且掺杂离子浓度大于深阱；所述有源区中的第一轻掺杂区两侧的第一重掺杂区及第二重掺杂区，所述第一重掺杂区的掺杂离子类型与深阱相同，第二重掺杂区的掺杂离子类型与深阱不同；衬底表面的隔离层，所述隔离层横跨整个第一轻掺杂区，部分横跨第一重掺杂区及第二重掺杂区；第一重掺杂区及第二重掺杂区表面、隔离层区域外的引出线结构。
二极管结构制造方法

[发明专利]薄膜晶体管、薄膜晶体管的制备方法及CMOS器件-CN201610242557.5有效
发明人：邓金全 -专利权人：深圳市华星光电技术有限公司
申请日： 2016-04-18 - 公布日： 2019-05-03 - 主分类号： H01L29/786 文献下载
摘要：薄膜晶体管包括：基板及设置在基板同侧的低温多晶硅层(LTPS)，与LTPS同层且设置在LTPS相对两端的第一及第二轻掺杂区，与LTPS同层设置的第一、重掺杂区，第一重掺杂区设置在第一轻掺杂区远离LTPS的一端，第二重掺杂区设置在第二轻掺杂区远离LTPS的一端，第一绝缘层，覆盖第一、第二轻掺杂区、第一、第二重掺杂区，栅极包括第一表面、第二表面及第三表面，第一表面设置在第一绝缘层上，第二、第三表面相对设置且均与第一表面相交，第二表面相较于第三表面邻近第一轻掺杂区设置，第二表面与第一轻掺杂区与LTPS接触的表面之间的距离等于第三表面与第二轻掺杂区与LTPS接触的表面之间的距离。
薄膜晶体管制备方法 cmos 器件

[发明专利]高压元件及其制造方法-CN201710252497.X在审
发明人：蔡宗颖;游焜煌;黄宗义 -专利权人：立锜科技股份有限公司
申请日： 2017-04-18 - 公布日： 2018-07-17 - 主分类号： H01L29/78 文献下载
摘要：高压元件包含：半导体基板、绝缘结构、栅极、本体区、阱、源极与漏极、以及轻掺杂扩散(lightly doped diffusion,LDD)区。其中，绝缘结构形成于半导体基板的上表面上，用以定义元件区。轻掺杂扩散区形成于元件区中的阱上，于横向上，轻掺杂扩散区介于栅极与漏极之间，且轻掺杂扩散区不与漏极邻接。
轻掺杂扩散区高压元件漏极半导体基板绝缘结构定义元件邻接轻掺杂上表面元件区源极制造扩散

[发明专利]半导体器件及其制备方法-CN202011300897.1在审
发明人：孙超 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-19 - 公布日： 2021-02-26 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制备方法，半导体器件包括：半导体衬底；阱区设置在半导体衬底中；栅极设置于半导体衬底上，且栅极在半导体衬底的厚度方向上与阱区的一部分重叠，以在阱区中定义沟道区；重掺杂源极区及重掺杂漏极区设置在阱区中，且位于沟道区的两侧，轻掺杂漏区设置在阱区中，且位于重掺杂源极区与沟道区之间及重掺杂漏极区与沟道区之间；栅氧化层设置在半导体衬底上，位于栅极与阱区之间，且在半导体衬底的厚度方向上栅氧化层与轻掺杂漏区至少部分重叠；隔离层设置在轻掺杂漏区与栅氧化层之间，隔离层的导电类型与轻掺杂漏区的导电类型互补。本发明减小了界面缺陷对轻掺杂漏区的影响，提高了半导体器件的可靠性等性能。
半导体器件及其制备方法

[发明专利]一种元胞结构及其制造方法-CN201210559670.8有效
发明人：叶俊;张邵华 -专利权人：杭州士兰微电子股份有限公司
申请日： 2012-12-20 - 公布日： 2013-04-17 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种元胞结构，多个元胞排列形成元胞阵列结构而形成有三个端口的功率半导体器件，三个端口中的任意一端口或多个端口分别连接一电阻，每个元胞包括外延层；第二型轻掺杂区，形成于外延层中；第一型重掺杂区和第二型重掺杂区，分别形成于第二型轻掺杂区中；重掺杂区短接孔，形成于第一型重掺杂区和第二型重掺杂区上；栅介质层，形成于外延层、紧邻外延层的第二型轻掺杂区及紧邻第二型轻掺杂区的部分第一型重掺杂区的表面上；第一多晶硅条，形成于栅介质层上；所有元胞中的第一型重掺杂区和重掺杂区短接孔在第二型轻掺杂区中所包围的区域为第二端口连接的电阻，串联的电阻可提升ESD能力且通过对元胞结构稍作调整就能适应多种等级ESD需求。
一种结构及其制造方法

[实用新型]一种元胞结构-CN201220711378.9有效
发明人：叶俊;张邵华 -专利权人：杭州士兰微电子股份有限公司
申请日： 2012-12-20 - 公布日： 2013-06-12 - 主分类号： H01L27/02 文献下载
摘要：本实用新型提供一种元胞结构，多个元胞排列形成元胞阵列结构而形成有三个端口的功率半导体器件，三个端口中的任意一端口或多个端口分别连接一电阻，每个元胞包括外延层；第二型轻掺杂区，形成于外延层中；第一型重掺杂区和第二型重掺杂区，分别形成于第二型轻掺杂区中；重掺杂区短接孔，形成于第一型重掺杂区和第二型重掺杂区上；栅介质层，形成于外延层、紧邻外延层的第二型轻掺杂区及紧邻第二型轻掺杂区的部分第一型重掺杂区的表面上；第一多晶硅条，形成于栅介质层上；所有元胞中的第一型重掺杂区和重掺杂区短接孔在第二型轻掺杂区中所包围的区域为第二端口连接的电阻，串联电阻可提升ESD能力且通过对元胞结构稍作调整就能适应多种等级ESD需求。
一种结构

[发明专利]一种提高反向恢复鲁棒性的快恢复自举二极管-CN201911058196.9有效
发明人：祝靖;邹艳勤;李少红;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2019-10-31 - 公布日： 2023-03-24 - 主分类号： H01L29/868 文献下载
摘要：一种提高反向恢复鲁棒性的快恢复自举二极管，包括P型衬底，在P型衬底上设有N型漂移区，在N型漂移区的表面设有二氧化硅氧化层，在P型衬底与N型漂移区之间设有第一N型重掺杂区，在N型漂移区的表面设有P型重掺杂阳极区、P型轻掺杂阳极区、N型轻掺杂阴极区及N型重掺杂阴极区，在N型漂移区的表面并处于N型重掺杂阴极区的外侧以及N型重掺杂阴极区与P型轻掺杂阳极区之间的区域设有氧化层，在P型重掺杂阳极区、N型重掺杂阴极区及P型衬底上分别连接有阳极金属、阴极金属及衬底金属，其特征在于，在P型轻掺杂阳极区的表面并位于P型重掺杂阳极区的外侧设有相互电连接的第一P型重掺杂区、N型重掺杂区和第二P型重掺杂区。
一种提高反向恢复鲁棒性二极管

[发明专利]一种基于TMDCs横向PIN同质结的光电二极管及制备方法-CN202010438585.0有效
发明人：张有为;王顺 -专利权人：华中科技大学;深圳华中科技大学研究院
申请日： 2020-05-19 - 公布日： 2021-10-08 - 主分类号： H01L31/0352 文献下载
摘要：通过局域化表面掺杂技术，在本征或轻掺杂的TMDCs薄膜中引入P型重掺杂区与N型重掺杂区，上述两种重掺杂区与未经过局域化表面掺杂处理的本征或轻掺杂I区横向排布，构成横向PIN三明治结构，其中P型重掺杂区与N型重掺杂区各自被金属电极覆盖。P型重掺杂区、本征或轻掺杂I区与N型重掺杂区之间载流子浓度梯度引发载流子扩散，最终热平衡状态下本征或轻掺杂I区完全耗尽，内建电场基本落在I区。入射光照射下，I区TMDCs吸收入射光子产生电子‑空穴对，并在I区内建电场左右下分离、漂移，产生电压或电流在电路中输出，实现光电探测。
一种基于 tmdcs 横向 pin 同质光电二极管制备方法

[发明专利]一种瞬态电压抑制二极管-CN201410252813.X有效
发明人：陈伟元 -专利权人：苏州市职业大学
申请日： 2014-06-09 - 公布日： 2017-05-24 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种瞬态电压抑制二极管，包括上台体、与上台体底面面接触的中台体和与中台体底面面接触的下台体，上台体和与下台体各自的外侧面均为斜面，此上台体包括第一轻掺杂N型区、第一重掺杂N型区，所述中台体从上至下依次为第一轻掺杂P型区、重掺杂P型区和第二轻掺杂P型区，此下台体包括第二轻掺杂N型区、第二重掺杂N型区；第一重掺杂N型区、第一轻掺杂N型区接触并位于其正上方，所述第二重掺杂N型区、第二轻掺杂N型区接触并位于其正下方。
一种瞬态电压抑制二极管

[实用新型]一种瞬态电压抑制二极管-CN201420303510.1有效
发明人：陈伟元 -专利权人：苏州市职业大学
申请日： 2014-06-09 - 公布日： 2014-11-12 - 主分类号： H01L29/861 文献下载
摘要：本实用新型涉及一种瞬态电压抑制二极管，包括上台体、与上台体底面面接触的中台体和与中台体底面面接触的下台体，上台体和与下台体各自的外侧面均为斜面，此上台体包括第一轻掺杂N型区、第一重掺杂N型区，所述中台体从上至下依次为第一轻掺杂P型区、重掺杂P型区和第二轻掺杂P型区，此下台体包括第二轻掺杂N型区、第二重掺杂N型区；第一重掺杂N型区、第一轻掺杂N型区接触并位于其正上方，所述第二重掺杂N型区、第二轻掺杂N型区接触并位于其正下方。
一种瞬态电压抑制二极管

[发明专利]半导体元件及其形成方法-CN200710110251.5有效
发明人：顾克强;聂俊峰;黄立平;王志强;陈建豪;张绚;王立廷;李资良;陈世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-06-08 - 公布日： 2007-12-12 - 主分类号： H01L29/78 文献下载
摘要：本发明的半导体元件具有半导体衬底；栅极堆叠，位于半导体衬底上；n型轻掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中n型轻掺杂源/漏极区包括n型杂质；n型重掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中该n型重掺杂源/漏极区包括n型杂质；预先非晶态注入区，位于半导体衬底中，其中预先非晶态注入区包括后注入区；以及间隙阻挡区，位于半导体衬底中，其中间隙阻挡区的深度大于n型轻掺杂源/漏极区的深度，但小于后注入区的深度由于本发明的间隙阻挡区位于后注入区与轻掺杂源/漏极区之间，可降低轻掺杂源/漏极区中磷扩散的问题。此外，因为磷具有高活化率，因此MOS元件具有低片电阻。
半导体元件及其形成方法

[发明专利]改变栅极装置中的击穿电压以及相关方法及系统-CN202310033039.2在审
发明人： G·穆萨尔冈卡尔;N·考希克;S·贾殷;刘海涛;C·R·帕塔萨拉蒂 -专利权人：美光科技公司
申请日： 2023-01-10 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：一种设备包含垂直延伸到半导体衬底中的轻掺杂漏极区。沟道区水平插入于所述轻掺杂漏极区之间，且源极/漏极区垂直延伸到所述轻掺杂漏极区中。击穿增强植入入侵区在所述轻掺杂漏极区内且水平插入于所述沟道区与所述源极/漏极区之间。所述击穿增强植入区具有与所述轻掺杂漏极区不同的化学物种且具有垂直下伏于所述轻掺杂漏极区的上边界的上边界。所述设备还具有垂直上覆于所述沟道区的栅极结构，且所述栅极结构水平插入于所述击穿增强植入区之间。还描述存储器装置、电子系统及形成微电子装置的方法。
改变栅极装置中的击穿电压以及相关方法系统

[发明专利]GGNMOS结构及其制备方法-CN202210986825.X在审
发明人：方明旭;钱园园;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-08-17 - 公布日： 2022-11-25 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种GGNMOS结构及其制备方法，其中GGNMOS结构包括：其上形成有外延层的衬底，所述外延层中形成有阱区和多个轻掺杂漏区；堆叠的栅极和栅氧化层；保护层；漏极区域上的多个阻挡结构；多个体区；以及源极区域的轻掺杂漏区中的一重掺杂区和漏极区域的轻掺杂漏区中的多个重掺杂区本申请通过在漏极区域表面形成的多个阻挡结构，并在所述阻挡结构之间的轻掺杂漏区的底部形成多个体区，降低重掺杂区和轻掺杂漏区与体区的击穿电压，降低GGNMOS结构的触发电压。进一步的，间隔设置的多个阻挡结构自对准工艺可以阻止漏极区域部分重掺杂离子的注入，增加了漏极的导通电阻，提高了ESD阵列的均匀性和鲁棒性。
ggnmos 结构及其制备方法

[实用新型]一种具有超结结构的平面型分裂栅IGBT半导体功率器件-CN202022096396.8有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-22 - 公布日： 2021-05-11 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种具有超结结构的平面型分裂栅IGBT半导体功率器件，该器件包括：半导体衬底，半导体衬底上的N型重掺杂区和P型阱区，该N型重掺杂区设在P型阱区中间，在P型阱区一侧靠近栅结构的N型轻掺杂区，N型轻掺杂区上的N型重掺杂源区，N型重掺杂源区相接的P型重掺杂源区，在P型阱区另一侧靠近栅结构的N型轻掺杂漂移区，N型轻掺杂漂移区相接的N型重掺杂缓冲区，N型重掺杂缓冲区相接的P型重掺杂集电极区，P型阱区上的控制栅区和分裂栅区，该栅结构区采用多晶硅和高K绝缘材料，N型/P型重掺杂源区引出发射极，栅结构引出栅极，P型重掺杂集电极区引出集电极。
一种具有结构平面分裂 igbt 半导体功率器件