“轻掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果958737个，建议您升级VIP下载更多相关专利

[发明专利]一种垂直高压高浪涌JBS二极管及其制作方法-CN202210579938.8在审
发明人：刘国梁;樊永辉;许明伟;樊晓兵 -专利权人：深圳市汇芯通信技术有限公司
申请日： 2022-05-25 - 公布日： 2022-10-04 - 主分类号： H01L21/329 文献下载
摘要：本发明公开一种垂直高压高浪涌JBS二极管及其制作方法，其中，垂直高压高浪涌JBS二极管包括以下步骤：提供衬底：衬底具有正面和背面；制作n型轻掺杂外延层：在衬底的正面上生长n型轻掺杂外延层；制作p型重掺杂区：在n型轻掺杂外延层的表面制作多个间隔布置的p型重掺杂区；制作欧姆接触结构：在p型重掺杂区的表面上制作金属层而形成欧姆接触结构；制作正面金属电极：在n型轻掺杂外延层的表面上制作正面金属电极，正面金属电极连接至金属层并与n型轻掺杂外延层上p型重掺杂区以外的区域形成肖特基接触结构。本发明通过在p型重掺杂区的表面上制作金属层而形成欧姆接触结构，然后制作肖特基接触结构，得到具有高浪涌特点的二极管。
一种垂直高压浪涌 jbs 二极管及其制作方法

[发明专利]一种带有外延调制区的半导体装置及其制造方法-CN201610889084.8在审
发明人：陈文锁;杨婵;刘建;陈兴;杨伟;欧宏旗;钟怡 -专利权人：重庆中科渝芯电子有限公司
申请日： 2016-10-12 - 公布日： 2018-04-20 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种带有外延调制区的半导体装置及其制造方法，其特征在于包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
一种带有外延调制半导体装置及其制造方法

[实用新型]一种带有外延调制区的半导体装置-CN201621116798.7有效
发明人：陈文锁;杨婵;刘建;陈兴;杨伟;欧宏旗;钟怡 -专利权人：重庆中科渝芯电子有限公司
申请日： 2016-10-12 - 公布日： 2017-07-11 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种带有外延调制区的半导体装置，其特征在于包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
一种带有外延调制半导体装置

[实用新型]用于静电保护的多指状NMOS器件-CN201120463079.3有效
发明人：邓樟鹏;苏庆 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-21 - 公布日： 2012-07-11 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种用于静电保护的多指状NMOS器件，包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有P型有源区；多个源极和漏极位于同一P阱中；所述P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与所述P阱相邻；所述P型有源区位于P-轻掺杂注入区内。所述P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度。所述P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度。
用于静电保护多指状 nmos 器件

[实用新型]瞬态电压抑制器-CN201920694553.X有效
发明人：廖兵;沈礼福 -专利权人：苏州达晶微电子有限公司
申请日： 2019-05-15 - 公布日： 2019-11-19 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开一种瞬态电压抑制器，包括硅基片，此硅基片包括垂直方向相邻的N型掺杂区、P型掺杂区，所述P型掺杂区四周具有一沟槽，N型掺杂区进一步包括垂直方向相邻的轻掺杂N型层、重掺杂N型层，所述P型掺杂区进一步包括垂直方向相邻的轻掺杂P型层、重掺杂P型层，所述轻掺杂N型层与轻掺杂P型层接触，所述重掺杂P型层、重掺杂N型层分别位于硅基片上表面和下表面，所述重掺杂N型层中心处具有一中掺杂P型子区，此中掺杂P型子区位于重掺杂N型层内，所述中掺杂P型子区和位于中掺杂P型子区周边的重掺杂N型层均与第二金属层电连接。
重掺杂N型层掺杂P型子区硅基片轻掺杂N型层本实用新型轻掺杂重掺杂瞬态电压抑制器第二金属层钳位电压通流能力电连接抗浪涌上表面下表面中心处正向

[实用新型]一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件-CN202021870175.5有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-08-31 - 公布日： 2021-03-05 - 主分类号： H01L27/092 文献下载
摘要：本实用新型公开了一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件，该器件包括：半导体衬底，在半导体衬底上表面的P型阱区和N型阱区，在P型阱区上的左右对称N型轻掺杂区，在N型轻掺杂区上的N型重掺杂半导体源/漏区，在N型阱区上的左右对称P型轻掺杂区，P型轻掺杂区上的P型重掺杂半导体源/漏区，在NMOS和PMOS源/漏区之间的栅极区，在该栅极区下表面的导电介质区，在NMOS和PMOS之间的STI隔离区，在NMOS和PMOS的源/漏区的源/漏极，在栅极区的控制栅极和分裂栅极。该器件通过改变沟道区掩埋导电介质的掺杂元素、剂量或区域减小沟道比导通电阻，通过控制栅和分裂栅的栅结构，提高该器件的开关速度。
一种具有掩埋导电介质沟道区分结构半导体功率器件

[实用新型]一种掩膜板及离子注入设备-CN201420217020.X有效
发明人：白妮妮;张琨鹏;王凤国 -专利权人：鄂尔多斯市源盛光电有限责任公司;京东方科技集团股份有限公司
申请日： 2014-04-25 - 公布日： 2014-09-10 - 主分类号： H01L21/266 文献下载
摘要：本实用新型涉及离子掺杂技术领域，公开了一种掩膜板及一种离子注入设备。所述掩膜板包括：透过掺杂离子的全透过区、透过部分掺杂离子的半透过区，以及不透过掺杂离子的全遮挡区，其中，所述全透过区正对基板的重掺杂区域，所述半透过区正对基板的轻掺杂区域，所述全遮挡区正对基板的无掺杂区域在本实用新型技术方案中，当需要对基板进行重掺杂和轻掺杂时，仅需采用上述具有全透过区、半透过区和全遮挡区的掩膜板直接进行离子注入，在基板相应的区域形成重掺杂区域、轻掺杂区域和无掺杂区域，避免了现有的多次光刻工艺，实现了不同区域不同浓度的一次性离子掺杂，大大简化了半导体器件制程的复杂性，提高了产品的生产效率。
一种掩膜板离子注入设备

[发明专利]具有双阱的金属氧化物半导体元件及其制造方法-CN201610072078.3在审
发明人：黄宗义 -专利权人：立锜科技股份有限公司
申请日： 2016-02-02 - 公布日： 2017-08-08 - 主分类号： H01L29/78 文献下载
摘要：其中，具有双阱的MOS元件包含半导体基板、外延层、第一导电型阱、第一导电型本体区、第二导电型阱、栅极、第一导电型轻掺杂扩散区、第二导电型轻掺杂扩散区、第二导电型源极、以及第二导电型漏极。第一导电型轻掺杂扩散区，以自我对准工艺步骤，形成于第一导电型阱上的外延层中。第二导电型轻掺杂扩散区，以自我对准工艺步骤，形成于第二导电型阱上的外延层中。其中，PN接面位于第一导电型轻掺杂扩散区与第二导电型轻掺杂扩散区之间。
具有金属氧化物半导体元件及其制造方法

[发明专利]具有双阱的金属氧化物半导体元件及其制造方法-CN201610200279.7在审
发明人：黄宗义 -专利权人：立锜科技股份有限公司
申请日： 2016-04-01 - 公布日： 2017-10-24 - 主分类号： H01L27/092 文献下载
摘要：其中，具有双阱的金属氧化物半导体元件包含半导体基板、外延层、第一导电型阱、第一导电型本体区、第二导电型阱、栅极、第一导电型轻掺杂扩散区、第二导电型轻掺杂扩散区、第二导电型源极、以及第二导电型漏极。第一导电型轻掺杂扩散区，以自我对准工艺步骤，形成于第一导电型阱上的外延层中。第二导电型轻掺杂扩散区，以自我对准工艺步骤，形成于第二导电型阱上的外延层中。其中，PN接面位于第一导电型轻掺杂扩散区与第二导电型轻掺杂扩散区之间。
具有金属氧化物半导体元件及其制造方法

[实用新型]半导体器件-CN201821771589.5有效
发明人：蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-30 - 公布日： 2019-07-26 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种半导体器件，其中该半导体器件包括：半导体衬底，所述半导体衬底包括导电沟道；第一掺杂区，位于所述导电沟道的第一侧；第二掺杂区，位于所述导电沟道的第二侧；轻掺杂区，位于所述第一掺杂区和所述导电沟道以及所述第二掺杂区和所述导电沟道之间，且所述轻掺杂区中掺杂离子的浓度随着所述导电沟道的深度的变化而变化。本公开通过对加工工艺进行改进，形成离子浓度渐变的轻掺杂区，同时使得导电沟道的长度随着所述导电沟道的深度的增加而变长，以此来降低半导体器件发生结面崩溃的风险，抑制热载流子效应，降低漏电流。
导电沟道半导体器件掺杂区轻掺杂区衬底半导体热载流子效应掺杂离子漏电流渐变离子崩溃改进

[发明专利]具受光面电极的非线性设计的太阳能电池-CN200910132638.X无效
发明人：郭明锦;林宏明;黄志强;欧乃天;陈添赐 -专利权人：昱晶能源科技股份有限公司
申请日： 2009-03-30 - 公布日： 2010-10-06 - 主分类号： H01L31/042 文献下载
摘要：基板的受光面上设置有重掺杂区和轻掺杂区，轻掺杂区环绕且包围重掺杂区。其中，重掺杂区包含数个图案单元，图案单元互相连接且排列于第一方向上，使得重掺杂区的边缘呈现连续且非直线状。电极是沿着第一方向且对齐重掺杂区而设置，并电性连接重掺杂区。
光面电极非线性设计太阳能电池

[实用新型]垂直功率MOS半导体器件-CN202021210089.1有效
发明人：陈译;陆佳顺;杨洁雯 -专利权人：苏州硅能半导体科技股份有限公司
申请日： 2020-06-28 - 公布日： 2021-01-12 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开一种垂直功率MOS半导体器件，包括：位于硅片下表面的重掺杂N型漏极区和位于硅片上表面的中掺杂P型基极区，所述重掺杂N型漏极区和中掺杂P型基极区之间具有一轻掺杂N型漂移区，一位于中掺杂P型基极区中沟槽延伸至轻掺杂N型漂移区下部；位于N型漂移区内且包覆于沟槽下部的外侧壁上具有一P型掺杂扩散区，此P型掺杂扩散区上端面与P型基极区的下表面接触；所述沟槽内下部具有第二N型源极部，此沟槽内上部具有栅极部。本实用新型垂直功率MOS半导体器件可提高轻掺杂N型漂移区的掺杂浓度，增加耐压的情况下，将关断时将导通电阻降低。
垂直功率 mos 半导体器件

[发明专利]一种快恢复二极管结构及其制备方法-CN202310166781.0在审
发明人：王天意;张庆雷;王波 -专利权人：上海林众电子科技有限公司
申请日： 2023-02-24 - 公布日： 2023-05-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种快恢复二极管结构及其制备方法，在中掺杂N型漂移区内形成贯穿的重掺杂P柱区，从而在N型漂移区内形成水平PN结，使得二极管在反向关断时N漂移区具有高电阻率，从而让二极管承受较高的反向偏压；二极管正向导通时，N型漂移区的掺杂浓度可以被快速恢复，从而降低二极管的电阻率以获得更低的正向压降，降低了器件的损耗；在沟槽栅之间形成轻掺杂N阱区和P型重掺杂区，二极管正向导通时，由于轻掺杂N阱区位于P型重掺杂区的下方，从而可以隔断P型重掺杂区，最终改善载流子的分布状态，二极管处于反偏时，轻掺杂N阱区与沟槽栅之间的电流通道被反型成P型，使P型重掺杂区与P型轻掺杂区连通，从而提高器件的抗反向浪涌能力。
一种恢复二极管结构及其制备方法

[发明专利]半导体器件及其制造方法-CN95115080.4无效
发明人：赵炳珍 -专利权人：现代电子产业株式会社
申请日： 1995-07-25 - 公布日： 1998-12-30 - 主分类号： H01L27/105 文献下载
摘要：本发明的半导体器件是这样形成的形成Ｔ形栅极；在Ｔ形栅极两侧下方的潜挖部位形成与Ｔ形栅极性耦合的辅助栅极；利用掺杂氧化膜在硅衬底中辅助栅极之下形成轻掺杂区；并形成连至轻掺杂区的重掺杂区。$因此，本发明可形成高速集成电路器件所需的短沟道长度，并通过降低ＬＤＤ结构的轻掺杂区的沟道电阻，大大提高器件的工作速度。
半导体器件及其制造方法

[发明专利]薄膜晶体管-CN200810128327.1有效
发明人：徐源竣;石靖节;林昆志 -专利权人：友达光电股份有限公司
申请日： 2008-07-07 - 公布日： 2008-11-12 - 主分类号： H01L29/786 文献下载
摘要：图案化多晶硅层配置在缓冲层与基板上，图案化多晶硅层具有多个信道区、至少一重掺杂区、二轻掺杂区、一源极区与一漏极区，其中重掺杂区连接于二相邻的信道区之间，源极区通过其中一轻掺杂区与一最外侧的信道区连接，且漏极区通过另一轻掺杂区与另一最外侧的信道区连接多个栅极配置在栅极介电层上，其中这些栅极彼此电性连接，且各栅极位于其中一信道区与部分重掺杂区上方。
薄膜晶体管