|
|
钻瓜专利网为您找到相关结果 36个，建议您 升级VIP下载更多相关专利
- [发明专利]ESD结构-CN202010423952.X有效
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2020-05-19
-
2023-08-18
-
H01L27/02
- 本发明公开了一种ESD结构，该ESD结构基于SCR器件的优化，整体位于有由N型深阱和位于外延层中的N型埋层所构成的隔离结构中，将所述ESD结构与衬底进行隔离，SCR器件的N阱被N型深阱包围能调高击穿电压，在N型深阱的两侧再各自形成静电端P阱和接地端P阱。本结构的接地端P阱与静电端P阱的结构对称，静电端可以应用于正电压也可以应用于负电压，同时，可以通过设计不同的静电端P阱与N型深阱的间距来调节从接地端到静电端的击穿电压，通过设计不同的接地端P阱与N型深阱的间距来调节从静电端端到接地端端的击穿电压。
- esd结构
- [发明专利]ESD保护的栅极接地MOS结构-CN201911125437.7有效
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2019-11-18
-
2023-08-18
-
H01L27/02
- 本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro Static Discharge，ESD)保护的栅极接地NMOS管结构。ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，第二导电类型阱区环绕在第一导电类型阱区外侧；第一导电类型阱区中形成第二导电类型扩散区，和环绕第二导电类型扩散区的第一导电类型阱环区；第二导电类型扩散区中形成多个第二导电类型注入区，多个第二导电类型注入区间隔排布，相邻两个第二导电类型注入区的间隔上形成栅极，栅极接地；第二导电类型阱区中设有第二导电类型注入区。通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护。
- esd保护栅极接地mos结构
- [发明专利]DDDMOS器件及其制造方法-CN202211185538.5在审
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2022-09-27
-
2022-11-25
-
H01L21/336
- 本发明提供了一种DDDMOS器件及其制造方法，应用于半导体技术领域。在本发明提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N‑离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N‑离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N‑离子注入而做ESD离子注入的方式改变ESDDDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESDDDDMOS器件开启更均匀，并最终提高了ESDDDDMOS器件的静电保护ESD能力。
- dddmos器件及其制造方法
- [发明专利]一种用于双电源静电保护的SCR-CN202111514024.5在审
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2021-12-13
-
2022-03-22
-
H01L29/74
- 本发明提供一种用于双电源静电保护的SCR，位于P型衬底内的P阱和N阱；P阱和N阱边缘彼此紧靠，N阱内设有第一P+区、第一N+区以及第四P+区；P阱内设有第二P+区、第二N+区以及第三N+区；P阱和所述N阱的分界处设有第三P+区；第一P+区和第一N+区共同连接至第一电压；第四P+区和第三N+区共同连接至第二电压；第二P+区、第二N+区共同接地。本发明对常规LVTSCR结构进行了优化，在常规LVTSCR的基础上，通过在N阱中增加P+区，在P阱中增加N+区，并把N+区，P+区短接到第二电压上，从而实现双电源的保护，并且本发明的结构也可以用于双IO间的ESD保护，也可以用于一电源一IO之间的ESD保护。
- 一种用于双电源静电保护scr
- [发明专利]适用SOI型的静电保护MOS结构-CN202110766553.8在审
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2021-07-07
-
2021-11-05
-
H01L29/78
- 本申请涉及半导体集成电路技术领域，具体涉及一种适用SOI工艺的静电保护MOS结构。适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；所述栅极区包围的有源区区域为漏极区；所述栅极区两个相对的第一侧边外侧的有源区区域为源极区；在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。本申请提供的适用SOI型的静电保护MOS结构，可以解决相关技术中的SOI器件静电保护能力非常微弱的问题。
- 适用soi静电保护mos结构
- [发明专利]一种用于多端口ESD保护的器件结构-CN202110467124.0在审
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2021-04-28
-
2021-07-20
-
H01L27/02
- 本发明提供一种用于多端口ESD保护的器件结构，第一、第二PMOS；位于第一、第二PMOS之间的P阱；第一PMOS包含第一N阱；第一N阱上设有第一、第二N+区及第一、第二P+区；第一N+区、第一P+区、第二N+区及第一N阱连接至电源电压VDD1；第二P+区连接至第一IO端；P阱上设有第三N+区、第三P+区及第四N+区；第三N+区、第三P+区及第四N+区共同接地；第二PMOS包含第二N阱；第二N阱上设有第五N+区、第四P+区、第五P+区及第六N+区；第五N+区、第四P+区、第六N+区及第二N阱共同连接至第二电源电压VDD2；第五P+区连接至第二IO端。本发明可实现五个端口之间的ESD保护，方便电路设计和节省IO的面积，提高芯片的整体ESD性能。
- 一种用于多端esd保护器件结构
- [发明专利]静电保护GGNMOS结构-CN202010894029.4在审
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2020-08-31
-
2020-11-03
-
H01L27/02
- 本发明公开了一种静电保护GGNMOS结构，适用于SOI工艺的插指状GGNMOS；在衬底的上层中，通过STI工艺定义出有源区，在有源区中形成多个P阱，所述的多个P阱之间互相间隔；所述P阱与外围的STI之间具有重掺杂N型注入区；所述P阱与P阱之间间隔有重掺杂N型注入区；所述重掺杂N型注入区与P阱均横向接触；在中心区域的P阱之间为重掺杂P型注入区，所述重掺杂P型注入区与其两侧的P阱横向接触。本发明通过中心区域的P阱及重掺杂P型注入区，使得每一插指都形成一个由S/B到漏端的体二极管，来增强GGNMOS的体二极管方向的ESD能力。
- 静电保护ggnmos结构
- [发明专利]SCR结构及其构成的ESD保护结构-CN201810024849.0有效
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2018-01-11
-
2020-09-29
-
H01L27/02
- 本发明公开了一种SCR结构包括：第一P阱、第二P阱、第一N阱和第二N阱由左至右交替排布在衬底上部；第一P阱上部设有第一P型重掺杂区，第一P型重掺杂区右侧第一P阱中设有第一N型重掺杂区，第一N型重掺杂区右侧第一P阱中设有第二N型重掺杂区，多晶硅栅设置在第一和第二N型重掺杂区之间的第一P阱上方；第一N阱上部设有第三N型重掺杂区，第三N型重掺杂区右侧第一N阱中设有第二P型重掺杂区；第二P阱上部设有第四N型重掺杂区，第四N型重掺杂区右侧第二P阱中设有第三P型重掺杂区；第二N阱上部设有第四P型重掺杂区，第四P型重掺杂区右侧第二N阱中设有第五N型重掺杂区。本发明还提供了一种具有所述SCR结构的ESD保护结构。
- scr结构及其构成esd保护
|
