[发明专利]一种直接在晶圆片上沉积过渡衬底薄膜的CSP器件及其制备方法在审
| 申请号： | 201910478471.6 | 申请日： | 2019-06-03 |
| 公开（公告）号： | CN110246751A | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 李宗涛;汤勇;唐雪婷;宋存江;李家声;曹凯;余彬海 | 申请（专利权）人： | 华南理工大学;广东祥新光电科技有限公司;深圳市良机自动化设备有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L33/00;H01L21/673;H01L33/44 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 何淑珍;江裕强 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种直接在晶圆片上沉积过渡衬底薄膜的CSP器件及其制备方法。所述制备方法包括：将放置了晶圆的载板装置放入PECVD设备反应腔室内，抽空，升温；连通射频电源，将晶圆片倒置，通入反应气体；将晶圆片正置，镀上金属电极，然后在出光面涂覆一层荧光胶。得到所述CSP器件。本发明还设计了上述的载板装置，其包括载板主体、模具单元和隔模板；载板主体上设有电极层，所述的模具单元和隔膜板内嵌在载板主体内；模具单元外部是于载板主体相贴合，叠置在一起。本发明提供的制备方法，能避免MCPCB板对芯片应力传递，引起外延层裂纹的问题，能防止在所沉积的薄膜覆盖晶圆片的电极。 | ||
| 搜索关键词： | 晶圆片 载板主体 制备 模具单元 沉积 衬底 载板 薄膜 上金属电极 薄膜覆盖 反应气体 射频电源 应力传递 倒置 电极 出光面 电极层 反应腔 隔膜板 外延层 荧光胶 叠置 放入 晶圆 内嵌 贴合 涂覆 正置 抽空 连通 室内 芯片 外部 | ||
【主权项】：
1.一种直接在晶圆片上沉积过渡衬底薄膜的CSP器件的制备方法，其特征在于，包括如下步骤：（1）将已放置晶圆的载板装置放入PECVD设备的反应腔室内，抽真空，升温后在沉积过程中维持温度恒定；（2）将PECVD设备以及晶圆载板装置连通中频或者射频电源；（3）将晶圆片倒置，持续通入惰性气体和反应气体，得到镀上薄膜的晶圆片；（4）关闭所述中频或者射频电源，停止通入反应气体，取出步骤（3）所述镀上薄膜的晶圆片；（5）将镀上薄膜的晶圆片正置，镀上金属电极，然后涂覆一层荧光胶；（6）将镀上金属电极的晶圆片切割成单个CSP器件，得到所述直接在晶圆片上沉积过渡衬底薄膜的CSP器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学;广东祥新光电科技有限公司;深圳市良机自动化设备有限公司，未经华南理工大学;广东祥新光电科技有限公司;深圳市良机自动化设备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910478471.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 多晶硅薄膜半导体衬底的制备方法-201910753004.X
- 魏星;徐洪涛;陈猛;高楠;苏鑫 - 上海新傲科技股份有限公司
- 2019-08-15 - 2019-11-12 - H01L21/02
- 本发明提供一种多晶硅薄膜半导体衬底的制备方法，其包括如下步骤：提供一衬底；在第一温度下，在所述衬底上生长一第一多晶硅薄膜层；在第二温度下，在所述第一多晶硅薄膜层上生长一第二多晶硅薄膜层，所述第一温度与所述第二温度不同，以释放多晶硅薄膜的应力。本发明采用高低温交替生长多晶硅薄膜层的方法在衬底上生成多晶硅薄膜，其能够释放多晶硅薄膜自身及其与半导体衬底之间的应力，改善多晶硅薄膜半导体衬底的翘曲度及弯曲度。
- 一种消除生成硬掩模NDC层后产生的凸块缺陷的方法-201910810111.1
- 贡祎琪 - 上海华力微电子有限公司
- 2019-08-29 - 2019-11-12 - H01L21/02
- 本申请公开了一种消除生成硬掩模NDC层后产生的凸块缺陷的方法，属于半导体集成电路制造领域。该方法包括：在超低介电常数材料ULK薄膜上淀积硬掩模NDC层；在所述硬掩模NDC层上生长氮化硅薄膜；清洗晶圆；依次刻蚀所述氮化硅薄膜和所述硬掩模NDC层。解决了后续工艺中容易产生凸块缺陷的问题，达到了保证产品的线性性能，提高产品良率的效果。
- 可集成高密度氮氧化硅材料的制备方法及其产品和应用-201711168680.8
- 张杨波;王志宽;黄磊 - 中电科技集团重庆声光电有限公司
- 2017-11-21 - 2019-11-12 - H01L21/02
- 本发明涉及一种可集成高密度氮氧化硅材料的制备方法及其产品和应用，该方法通过先在有源区硅衬底上注入氮离子，然后进行高温氧化制备氮氧化硅，制得的氮氧化硅介质所形成的MOS电容，击穿电压大于80V、电容密度大于0.39fF/μm2；同时该介质工艺还可用于高可靠抗辐照MOS晶体管栅介质的制作，获得良好的效果。
- 具有注射器的膜形成装置和形成半导体器件的方法-201610256448.9
- 赵南振;金延泰;朴基寿;崔殷硕;韩奎熙 - 三星电子株式会社
- 2016-04-22 - 2019-11-12 - H01L21/02
- 本公开提供了一种薄膜形成装置和形成半导体器件的方法。该薄膜形成装置包括注射器，该注射器包括：分配器，包括连接到第一进气口的第一分配部分以及连接到第二进气口的第二分配部分；以及引导件，连接到分配器，该引导件包括连接到第一分配部分的第一出口以及连接到第二分配部分的第二出口，其中第二出口设置在第一出口上方。
- 8英寸薄层外延片、均匀性控制方法及应用-201710093514.X
- 张志勤;陈秉克;赵丽霞;袁肇耿;薛宏伟;任丽翠;米姣 - 河北普兴电子科技股份有限公司
- 2017-02-21 - 2019-11-12 - H01L21/02
- 本发明公开了一种8英寸薄层外延片、均匀性控制方法及在低压MOS器件中的应用，属于半导体外延材料的制备技术领域，外延片厚度在20um以内，电阻率在0‑2Ω.cm之间；外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高；最低点为中心，最高点在距边缘10mm处和距边缘6mm处，在上述两处外延片的厚度和电阻率均大于半径1/2处，在6mm处外延片厚度和电阻率的测试值的最小值均高于中心值以及半径1/2处的均值，外延片的电阻率均匀性在2%‑3%之间，外延片的厚度均匀性在1%‑2%之间，通过本发明提供的均匀性控方法获得的外延片，漏源击穿电压离散性明显小于常规外延片的离散性，用于低压MOS器件加工，可以明显改善击穿电压片内的离散性。
- 等离子体清洗方法、封装方法、功率模块和空调器-201611062003.3
- 黄锦生;王新雷;冯宇翔 - 广东美的制冷设备有限公司
- 2016-11-24 - 2019-11-12 - H01L21/02
- 本发明提供了一种等离子体清洗方法、封装方法、功率模块和空调器，其中，等离子体清洗方法包括：采用包括氧气和氩气的混合气体对基板和/或功率模块进行等离子体清洗，其中，氧气的流量范围为0～500sccm，氩气的流量范围为0～200sccm，等离子体清洗过程的射频功率范围为0～1000W，其中，基板和/或功率器件靠近设置于等离子体清洗的腔室内的激励端或地端。通过本发明技术方案，有效地去除了基板上的助焊剂和黏胶等有机物，以及粉尘，使得基线与封装材料之间的结合力提高，降低了基板与封装外壳的接触面的表面应力，因此使得上述功率模块结构稳定，进一步地提高了功率模块的散热性能耐湿热性能和可靠性。
- 一种基于二次湿法刻蚀的处理方法-201710585727.4
- 陈一峰 - 成都海威华芯科技有限公司
- 2017-07-18 - 2019-11-12 - H01L21/02
- 本发明公开了一种基于二次湿法刻蚀的处理方法，包括以下步骤：S1：在经过一次刻蚀后，采用烘烤的方式处理一次刻蚀完成后的晶圆，增加光胶与晶圆的附着力；S2：采用反应离子束方法处理晶圆表面，在光胶表面形成一层高分子聚合物；S3：采用一定浓度的氨水去除一次刻蚀形成的颗粒；S4：进行二次刻蚀。本发明在进行二次刻蚀前，增加光胶烘烤工艺，并结合含C的F基气体处理光胶的方式，增加表面附着力，在表面形成一层高聚物，采用氨水等弱碱溶液处理表面，去除表面附着颗粒。在精确控制刻蚀深度的同时，进一步提高刻蚀质量，确保化合物半导体器件的良好性能。
- 形成钝化层的方法、含钝化层的基底及钝化层去除方法-201910371982.8
- 米歇尔·格莱姆斯;林宇源 - SPTS科技有限公司
- 2019-05-06 - 2019-11-08 - H01L21/02
- 本申请提供了一种在基底上形成钝化层的方法。该方法包括以下步骤：a)在处理室中提供基底，所述基底包括金属表面，其中，所述金属表面为铜、锡或银表面，或为包括铜、锡或银中的一种或多种的合金表面；b)通过气相沉积将至少一个有机层沉积到所述金属表面上，由有机前体形成的所述有机层包括：包括氧、氮、磷、硫、硒、碲或硅中的至少一种的第一官能团；和选自羟基(‑OH)或羧基(COOH)的第二官能团；其中，所述第一官能团吸附在所述金属表面上；和c)通过气相沉积将至少一个无机层沉积到所述有机层上，其中所述第二官能团用作无机层的附着位点。本申请还涉及具有所述钝化层的基底及从所述基底去除或降解钝化层的方法。
- 一种管式PECVD设备制备非晶硅薄膜的方法-201910575277.X
- 郭艳;黄嘉斌;赵增超;李明 - 湖南红太阳光电科技有限公司
- 2019-06-28 - 2019-11-08 - H01L21/02
- 本发明公开了一种管式PECVD设备制备非晶硅薄膜的方法，包括如下步骤：S1、将单晶硅片置于管式PECVD设备的炉管；S2、对单晶硅片进行前处理；S3、在单晶硅片上沉积第一层本征非晶硅薄膜；S4、在第一层本征非晶硅薄膜上沉积掺磷N型氢化非晶硅薄膜；S5、将单晶硅片进行翻面后置于另一个石墨载具，并置于管式PECVD设备的另一个炉管中，抽真空，恒温；S6、在单晶硅片背面上沉积第二层本征非晶硅薄膜；S7、在第二层本征非晶硅薄膜上沉积掺硼P型氢化非晶硅薄膜。本发明的方法设备成本低、占地面积小，生产产能高、经济效应好，同时实现了本征非晶硅层和掺杂非晶硅层的制备，减少了异质结制备所需的工艺腔和工艺步骤。
- 一种硅片清洗沥干装置及方法、清洗烘干装置及方法-201910671677.0
- 孙辰;姚凯同;袁黎平;张鑫 - 无锡隆基硅材料有限公司
- 2019-07-24 - 2019-11-08 - H01L21/02
- 本发明公开了一种硅片清洗沥干装置及方法、清洗烘干装置及方法，包括花篮工装、沥干支架、提升机构和烘干支架；沥干支架具有沥干倾斜面，烘干支架具有烘干倾斜面；烘干支架设置在烘干槽的底部，沥干支架设置在清洗槽中，且能相对清洗槽进行升降；花篮工装底部能倾斜放置在沥干倾斜面或烘干倾斜面上，花篮工装用于设置硅片。通过搬运时和搬运后形态的改变，使水残留在硅片间移动，破坏水体张力，减少水分残留。本申请能使清洗的硅片，在烘干前，快速进行沥水，沥除多余残水，节省烘干时间，在保证烘干质量的前提下，提高产能。同时，在烘干前，硅片底部无水体残留，从而进一步节省烘干时间，提升烘干效果。
- 晶背减薄的方法-201910721979.4
- 余兴 - 芯盟科技有限公司
- 2019-08-06 - 2019-11-08 - H01L21/02
- 本发明提供一种晶背减薄的方法，所述方法包括如下步骤：提供一半导体晶圆，所述半导体晶圆具有一背面；对所述半导体晶圆的背面进行精细研磨，以减薄所述半导体晶圆及初步改善所述半导体晶圆背面的平整度及粗糙度；对所述半导体晶圆背面继续进行第一次化学机械研磨；对所述半导体晶圆背面继续进行第二次化学机械研磨，在进行第二次化学机械研磨时，添加强氧化剂，所述强氧化剂作用于所述半导体晶圆背面，以使所述半导体晶圆的背面的平整度及粗糙度达到预设值。本发明优点是，在减薄晶圆的过程中采用机械研磨的工艺，并未采用酸式蚀刻，不仅节省了晶背减薄工艺的制造成本，而且缩短了生产周期。
- 支持自热化和自定位的低维材料的加工和制造-201780084888.3
- 帕克里克·柯伦 - 半核子有限公司
- 2017-11-30 - 2019-11-08 - H01L21/02
- 可以制造各种制品和装置以利用被认为是新的热力学循环，其中自发性是由固有的熵平衡引起的。该新的热力学循环利用量子热化和量子定位之间的量子相变。优选的装置包括声伏电池、整流器和用于在集成电路中使用的导体。
- 半导体装置的制造方法、程序以及基板处理装置-201780088328.5
- 竹岛雄一郎;中山雅则;舟木克典;坪田康寿;井川博登 - 株式会社国际电气
- 2017-03-27 - 2019-11-08 - H01L21/02
- 本申请提供一种技术，在半导体设备制造工序中，在对形成于纵横比大的凹状结构内面的膜从膜表面开始进行改性而形成改性层时，以使得凹状结构的深度方向上的改性层厚度达到所希望的分布的方式来进行改性，提高设备电气特性。具有将含有含氧气体和含氢气体的处理气体激发以生成氧活性种和氢活性种的工序，以及将氧活性种和氢活性种供给至形成有凹状结构的基板，对在凹状结构的内面形成的膜从表面开始氧化而形成氧化层的工序；在形成氧化层的工序中，将供给至基板的氧活性种和氢活性种的总流量中的氢活性种的比率设定为比在凹状结构的上端部形成氧化层的速度达到最大时的第一比率更大的预定比率，以在凹状结构的内面的厚度比上端部的厚度更大的方式来形成。
- 直列式分配容器-201580005571.7
- 安东·德维利耶;罗纳德·纳斯曼;詹姆斯·格罗特格德;小诺曼·A·雅各布森 - 东京毅力科创株式会社
- 2015-01-21 - 2019-11-08 - H01L21/02
- 公开了一种流体分配装置。系统包括直列式或直线形囊状部装置，该囊状部装置构造成扩张以收集一定量的流体并且收缩以有助于流体输送及分配。在分配关闭期间，在过程流体被推动通过精细过滤器(微过滤器)之后，过程流体可以收集在该囊状部中。给定的过滤速率可以比分配速率小，并且因而本文中的系统对通常与微型品制造的流体过滤相伴随的过滤器滞后进行补偿，同时提供能够减小缺陷形成的机会的大致直线形构型。
- 形成低K层的方法和形成半导体装置的方法-201910292773.4
- 李善英;康珉材;金*娟;金台原;卓容奭;金善政 - 三星电子株式会社
- 2019-04-12 - 2019-11-05 - H01L21/02
- 提供了一种形成低k层的方法和形成半导体装置的方法，所述形成低k层的方法包括通过将硅源、碳源、氧源和氮源提供到基底上来形成层。形成层的步骤包括多个主循环，每个主循环包括提供硅源、提供碳源、提供氧源以及提供氮源，提供硅源、提供碳源、提供氧源和提供氮源中的每个执行至少一次。每个主循环包括交替执行提供碳源和提供氧源的子循环。
- 半导体衬底裂纹缓解系统和相关方法-201910341337.1
- M·J·塞登 - 半导体元件工业有限责任公司
- 2019-04-26 - 2019-11-05 - H01L21/02
- 本发明题为“半导体衬底裂纹缓解系统和相关方法”。本发明公开了一种用于愈合半导体衬底中的裂纹的方法，所述方法的实施方式可以包括：识别半导体衬底中的裂纹；以及加热所述半导体衬底的包括所述裂纹的区域，直到所述裂纹愈合。
- 基板处理装置以及基板处理方法-201610168994.7
- 吉富大地;井上一树;岩见优树;石井弘晃 - 株式会社思可林集团
- 2016-03-23 - 2019-11-05 - H01L21/02
- 本发明提供抑制处理液附着在基板的非处理面上的基板处理装置以及方法。装置具有：保持构件，从下方将基板保持为水平；相向构件，具有与基板的上表面隔开间隙相向的主体部和从主体部的周缘部中至少一部分向保持构件的侧方延伸的延伸设置部。在延伸设置部的顶端侧部分和保持构件的侧面部分中一个部分设置突出部，在另一个部分上设置限制结构，限制构件在以旋转轴为中心的周向上从突出部的前后与其相向，来限制突出部在周向上的相对移动。保持构件和相向构件在周向上的相对移动受到限制，该装置具有使保持构件和相向构件中的至少一方以旋转轴为中心旋转的旋转机构和向基板的处理面喷出处理液的喷嘴，突出部和限制结构比保持构件的上表面靠下方。
- 晶圆级单层二硫化钼膜及其制备方法-201611022096.7
- 张广宇;余画;杨蓉;时东霞 - 中国科学院物理研究所
- 2016-11-16 - 2019-11-05 - H01L21/02
- 本发明涉及晶圆级单层二硫化钼膜及其制备方法。一种通过化学气相沉积来制备单层MoS2膜的方法包括：通过第一通道将第一载气引导至衬底，所述第一通道中设置有固态S前体；通过第二通道将第二载气引导至所述衬底，所述第二通道中设置有固态MoO3前体，所述第二载气包含有氧气，其中，所述固态S前体、所述固态MoO3前体和所述衬底分别被加热至第一温度、第二温度和第三温度。该方法可以快速且低成本地在衬底上外延生长晶圆级单层MoS2膜。
- 通过原子层沉积和原子层蚀刻沉积共形膜-201610206201.6
- 米卡尔·达内克;乔恩·亨利;谢恩·唐 - 朗姆研究公司
- 2016-04-05 - 2019-11-05 - H01L21/02
- 本发明涉及通过原子层沉积和原子层蚀刻沉积保形膜。提供了用于在原子层沉积过程中使用含卤素的蚀刻剂沉积共形膜的方法。所述方法包括在衬底暴露于第一前体和衬底暴露于第二等离子体活化的反应物之间将衬底暴露于含卤素的蚀刻剂，例如暴露于三氟化氮。可沉积的共形膜的实例包括含硅膜和含金属膜。还提供了相关的装置。
- 半导体结构的形成方法-201510703668.7
- 周鸣 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-10-26 - 2019-11-05 - H01L21/02
- 一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成第一氮掺杂层；采用含氧等离子体离子注入工艺在第一氮掺杂层表面形成氧掺杂层，所述含氧等离子体至少包括水等离子体；在所述氧掺杂层上形成第二氮掺杂层；对所述半导体衬底进行热处理，使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散，形成第一氮氧化硅层和第二氮氧化硅层。上述方法可以提高形成的半导体结构的性能。
- 衬底的背封方法及结构-201710931592.2
- 刘峰松;陆颖 - 上海先进半导体制造股份有限公司
- 2017-10-09 - 2019-11-05 - H01L21/02
- 本发明公开了一种衬底的背封方法及结构，其中方法包括以下步骤：S1、在所述衬底上生长1‑20KA的热氧；S2、在所述衬底上生长1‑10KA的氮化硅；S3、去掉所述衬底的正面的热氧和氮化硅；S4、在所述正面生长外延层；S5、在所述衬底上生长1‑20KA的多晶层；S6、对所述正面进行清洗。本发明提供的衬底的背封方法及结构能够改善背封的质量，减少背封背面的坑洼的数量以及缩小坑洼的尺寸，有效抑制衬底掺杂对正面后续工艺的影响。
- 照光的外延制作工艺-201510019753.1
- 林猷颖;郭敏郎;简金城;刘志建;许信国;林进富;吴俊元 - 联华电子股份有限公司
- 2015-01-15 - 2019-11-05 - H01L21/02
- 本发明公开一种照光的外延制作工艺，包含有下述步骤。首先，提供一基底。接着，进行一干蚀刻制作工艺以及一湿蚀刻制作工艺，以在基底中形成一凹槽，其中在进行湿蚀刻制作工艺时照射一红外光。接续，形成一外延结构于凹槽中。
- 半导体结构的形成方法-201610365162.4
- 纪世良;袁光杰;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-05-27 - 2019-11-05 - H01L21/02
- 本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括第一晶体管区和第二晶体管区；在所述基底上形成功函数层；对第一晶体管区基底上的功函数层进行氧化处理，形成氧化层；在所述氧化层和功函数层上形成抗反射涂层；刻蚀去除所述氧化层上的抗反射涂层；去除所述氧化层；去除第二晶体管区功函数层上的抗反射涂层。所述形成方法能够降低对半导体基底的损伤。
- 通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法-201880017633.X
- 程睿;A·B·玛里克;陈一宏 - 应用材料公司
- 2018-03-21 - 2019-11-05 - H01L21/02
- 在一个实施方式中，提供了一种在处理腔室中在基板上形成非晶硅层的方法。所述方法包括在基板上方沉积预确定的厚度的牺牲介电层。所述方法进一步包括通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征。所述方法进一步包括对所述图案化特征进行等离子体处理。所述方法进一步包括在所述图案化特征以及所述基板的所述暴露上表面上沉积非晶硅层。所述方法进一步包括使用各向异性蚀刻处理选择性地从所述图案化特征的上表面和所述基板的所述上表面去除所述非晶硅层以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。
- 多晶硅薄膜半导体衬底的制备方法-201910753249.2
- 魏星;徐洪涛;陈猛;高楠;苏鑫 - 上海新傲科技股份有限公司
- 2019-08-15 - 2019-11-01 - H01L21/02
- 本发明提供一种多晶硅薄膜半导体衬底的制备方法，其包括如下步骤：提供一衬底；在第一温度下，在所述衬底上生长多晶硅薄膜层；在第二温度下，对所述多晶硅薄膜层进行退火处理，所述第二温度大于所述第一温度，以释放所述多晶硅薄膜层与衬底之间的应力。本发明能够释放多晶硅薄膜与所述衬底之间的应力，改善多晶硅薄膜半导体衬底的翘曲度及弯曲度。
- 一种提高氮化镓器件外延层质量的结构及其制备方法-201910773840.4
- 廖宸梓;王柏钧;陈宪冠;叶顺闵 - 聚力成半导体（重庆）有限公司
- 2019-08-21 - 2019-11-01 - H01L21/02
- 本发明公开了一种提高氮化镓器件外延层质量的结构及其制备方法，要解决的是现有氮化镓器件外延层质量不佳的问题。本产品包括衬底、i‑GaN层和GaN cap层，所述衬底位于最底层，GaN cap层位于最顶层，衬底上部设置有AlN缓冲层，GaN cap层的下方设置有AlGaN barrier层，i‑GaN层设置在AlGaN barrier层的下方，i‑GaN层的下部设置有c‑GaN层，c‑GaN层和AlN缓冲层之间设置有缓变式多层缓冲层，AlGaN barrier层和i‑GaN层之间设置有AlN spacer层。本产品利用衬底在GaN与AlN间插入缓变式多层缓冲层，缓变式多层缓冲层采用依次成长的多层AlGaN结构形成，对于晶格应力造成的翘曲,以及热膨胀不匹配性造成内应力蓄积问题,可获得大幅度改善,也形成更稳定的外延结构。
- 多晶硅薄膜及制作方法、TFT及制作方法、显示面板-201510350269.7
- 李小龙;刘政;陆小勇;李栋;龙春平 - 京东方科技集团股份有限公司
- 2015-06-23 - 2019-11-01 - H01L21/02
- 本发明公开了一种多晶硅薄膜及制作方法、TFT及制作方法、显示面板，所述制作方法包括：形成多晶硅层；对所述多晶硅层的表面进行处理，以使得所述多晶硅层的表面呈电负性；向工艺腔内通入极性气体，使极性气体中的极性分子吸附在表面呈电负性的多晶硅层的表面，以获得表面的空穴密度大于电子密度的所述多晶硅薄膜。本发明制作的多晶硅薄膜表面形成有向上的电场，从而使空穴积累在多晶硅薄膜表面，宏观上表现为在多晶硅薄膜表面形成稳定的空穴导电沟道，由于空穴的移动速度较慢，能够有效降低光致漏电效应和高温、应力导致的漏电效应，从而减小了漏电流。
- 一种于衬底上获得热氧化层的方法-201711240391.4
- 万明 - 武汉新芯集成电路制造有限公司
- 2017-11-30 - 2019-11-01 - H01L21/02
- 本发明提供了一种于衬底上获得热氧化层的方法，应用于炉管热氧化工艺中，提供一第一衬底，于第一衬底上生长ONO结构后，第一衬底的正面包括一第一ONO结构，第一衬底的背面包括一第二ONO结构，其中，刻蚀去除第二ONO结构最外层的氧化层，以暴露位于第二ONO结构中间的第一氮化物层后形成一待反应衬底结构，包括以下步骤：步骤S1、将待反应衬底结构放置于一炉管中；步骤S2、通过控制炉管的反应参数以及通入放应气体，于第一氮化物层上生成一厚度可调节的热氧化层。其技术方案的有益效果在于，通过控制炉管的反应参数将ONO结构反应生成热氧化层，进而可以有效的减少工艺流程，避免了产能的浪费。
- 电子器件的印刷制造系统-201480070549.6
- 西真一;近藤均;喜纳修 - 柯尼卡美能达株式会社;株式会社理光;凸版印刷株式会社
- 2014-12-22 - 2019-11-01 - H01L21/02
- 本发明的目的在于提供一种能够实现防止由印刷法产生的尘埃导致的产品不合格、并且能够使电子器件的生产性能提高的电子器件的印刷生产线系统，设有输送室(1)以及多个处理室(6)，该输送室(1)具备供将基材(15)以开放状态单张输送的自走式机器人(111、121)行驶的机器人输送线(100)，在输送室(1)与各个处理室(6)之间设有进行基材(15)的装载以及卸载的基材交接区域(601)，输送室(1)与基材交接区域(601)经由开口部(602)连通，该开口部(602)形成从输送室(1)侧朝向处理室(6)侧的单方向的空气的流动，将输送室(1)内的空气压调整为比基材交接区域(601)的空气压高，从而形成开口部(602)中的单方向的空气的流动。
- 异质薄膜复合结构及其制备方法-201810368167.1
- 欧欣;林家杰;黄凯;游天桂;王曦 - 中国科学院上海微系统与信息技术研究所
- 2018-04-23 - 2019-10-29 - H01L21/02
- 本发明提供一种异质薄膜复合结构及制备方法，制备包括：提供键合衬底，具有离子注入面；于离子注入面进行离子注入，以在键合衬底的预设深度处形成缺陷层；提供支撑衬底，且具有刻蚀面，自刻蚀面刻蚀支撑衬底，以在支撑衬底上形成凹槽结构；将离子注入面与刻蚀面进行键合；沿缺陷层剥离部分键合衬底，使键合衬底的一部分转移至支撑衬底上，获得表面无泡且低应力异质薄膜复合结构。本发明在支撑衬底上光刻凹槽结构，增加了键合界面处气体与支撑衬底的接触面积，打开了界面气体向外界释放的通道，使界面处产生的气体更好的扩散进支撑衬底或外界环境，得到表面无泡的键合薄膜，也使转移的键合薄膜的应力得到释放，使异质薄膜结构有利于后期器件制备。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
