“M·J·塞登”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果50个，建议您升级VIP下载更多相关专利

[发明专利]半导体晶圆减薄系统和相关方法-CN201910315313.9有效
发明人： M·J·塞登;T·内耶 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-19 - 公布日： 2023-10-27 - 主分类号： H01L21/04 文献下载
摘要：本发明题为“半导体晶圆减薄系统和相关方法”。本公开提供了半导体衬底减薄系统和方法。减薄半导体衬底的方法的实施方式可以包括：提供具有第一表面和与第一表面相对的第二表面的半导体衬底；以及引起对半导体衬底的与第二表面相邻的一部分的损伤，从而形成损伤层。该方法还可以包括背磨半导体衬底的第二表面。
半导体晶圆减薄系统相关方法

[发明专利]半导体晶片以及制备半导体器件的方法-CN201710626632.2有效
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2017-07-28 - 公布日： 2023-06-27 - 主分类号： H01L21/304 文献下载
摘要：本公开涉及半导体晶片以及制备半导体器件的方法。本发明提供了一种半导体晶片，半导体晶片具有基础材料，基础材料具有第一厚度以及第一表面和第二表面。晶片划线标记设置在基础材料的第一表面上。移除基础材料的第二表面的内部区的一部分以得到小于第一厚度的第二厚度，同时留下围绕半导体晶片的具有第一厚度和非对称宽度的基础材料的边缘支撑环。基础材料的第二厚度小于75微米。晶片划线标记设置在边缘支撑环内。基础材料的第二表面的内部区的移除部分从晶片划线标记垂直偏移。边缘支撑环的宽度较宽以包围晶片划线标记并且在围绕半导体晶片的其它地方较窄。
半导体晶片以及制备半导体器件方法

[发明专利]半导体封装件、半导体封装组件及其制造方法-CN202210781687.1在审
发明人：刘仁弼;J·特耶塞耶雷;全五燮;李根赫;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2022-07-04 - 公布日： 2023-01-17 - 主分类号： H01L23/44 文献下载
摘要：本申请涉及半导体封装件、半导体封装组件及其制造方法。半导体封装件的实施方式可包括：一个或多个功率半导体管芯，该一个或多个功率半导体管芯包括在管芯模块中；第一散热器，该第一散热器直接联接到该管芯模块的一个或多个源极焊盘；第二散热器，该第二散热器直接联接到该管芯模块的一个或多个漏极焊盘；栅极接触件，该栅极接触件与该管芯模块的一个或多个栅极焊盘联接；和直接联接到该管芯模块的涂层。该栅极接触件可被构造成延伸穿过浸没式冷却壳体。
半导体封装组件及其制造方法

[发明专利]浸没式直接冷却模块及相关方法-CN202210668868.3在审
发明人：全五燮;林承园;高英仙;J·蒂萨艾尔;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2022-06-14 - 公布日： 2022-12-16 - 主分类号： H01L23/31 文献下载
摘要：本公开涉及浸没式直接冷却模块及相关方法。半导体封装的实施方式可包括一个或多个半导体管芯，该一个或多个半导体管芯仅直接耦接到包括两条或更多条引线的直接引线框附接(DLA)引线框；以及涂层，该涂层覆盖该一个或多个半导体管芯和该DLA引线框，其中当该半导体封装耦接到浸没式冷却壳体中时，该涂层可与介电冷却剂接触，而该两条或更多条引线延伸出该浸没式冷却壳体。
浸没直接冷却模块相关方法

[发明专利]浸没式冷却封装件-CN202210685276.2在审
发明人：林承园;全五燮;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2022-06-15 - 公布日： 2022-12-16 - 主分类号： H01L23/367 文献下载
摘要：本公开涉及浸没式冷却封装件。半导体封装件的实施方式可包括一个或多个半导体管芯，该一个或多个半导体管芯嵌入在衬底中；至少三个销翅端子，该至少三个销翅端子耦接到该衬底；至少一个信号引线连接器和固定器部分，该至少一个信号引线连接器和该固定器部分耦接到该衬底；以及涂层，该涂层直接耦接到该衬底的在操作期间暴露于冷却剂的所有表面。该固定器部分可被配置为紧固到可包括该冷却剂的浸没式冷却壳体中的固定器。
浸没冷却封装

[发明专利]贯穿衬底通孔结构及其制造方法-CN201610822919.8有效
发明人： M·J·塞登;F·J·卡尔尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2021-11-09 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及贯穿衬底通孔结构及其制造方法。本发明公开了一种贯穿衬底通孔结构，该结构包括具有相对的第一主表面和第二主表面的衬底。一个或多个导电通孔结构被设置成在所述衬底内从所述第一主表面延伸到第一垂直距离。凹陷区域在所述衬底内从所述第二主表面延伸到第二垂直距离，并邻接所述导电通孔的下表面。在一个实施方案中，所述第二垂直距离大于所述第一垂直距离。导电区域被设置在所述凹陷区域内，并被构造成与所述导电通孔电导通和/或热连通。
贯穿衬底结构及其制造方法

[发明专利]倒装芯片接合合金-CN201610557647.3有效
发明人： M·J·塞登;F·J·卡尔尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-07-15 - 公布日： 2021-08-03 - 主分类号： H01L25/075 文献下载
摘要：本公开涉及倒装芯片接合合金。一种用于将在管芯表面上具有第一及第二金属层的多个管芯接合至板件的方法，包括将第一管芯安置于包括具有可焊表面的陶瓷板或基材板或者金属引线框之一的板件之上，并且将第一管芯和板件安置于回流炉内。该方法包括在第一回流温度进行回流达第一时段，直到第一金属板层以及第一管芯的第一及第二金属管芯层中的至少一个形成合金，以将第一管芯粘附于板件。新形成的合金具有比第一回流温度更高的熔化温度。因此，如果使用同样的回流温度，则额外的管芯会被回流并被贴附于板件，而不导致第一管芯到板件的接合失败。
倒装芯片接合合金

[发明专利]层叠式半导体器件结构及其制作方法-CN201610824950.5有效
发明人： M·J·塞登;F·J·卡尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2021-07-27 - 主分类号： H01L25/07 文献下载
摘要：本公开涉及层叠式半导体器件结构及其制作方法。本发明提供了一种层叠式半导体器件结构，所述层叠式半导体器件结构包括第一半导体器件和第二半导体器件。所述第一半导体器件包括由相对的侧壁部分界定的凹面部分，所述侧壁部分向外延伸来限定凹陷区域。导电层至少沿着所述凹面部分设置。所述第二半导体器件设置在所述凹陷区域内，并电连接到所述导电层。在一个实施方案中，所述层叠式半导体器件连接到导电引线框，并且至少部分地被封装主体包封。
层叠半导体器件结构及其制作方法

[发明专利]半导体封装件-CN201580074691.2有效
发明人： M·J·塞登;F·J·卡尼 -专利权人：半导体元件工业有限责任公司
申请日： 2015-12-08 - 公布日： 2021-07-06 - 主分类号： H01L21/60 文献下载
摘要：提供了形成半导体封装件的方法。具体实施方式包括在管芯背面(16)形成具有多个子层(40‑46)的中间金属层(26)，每个子层包含金属，所述金属选自钛、镍、铜、银、以及它们的组合。将锡层(48)沉积到所述中间金属层(26)上，然后与衬底(50)的银层(52)一起进行回流焊以形成熔融温度大于260摄氏度并包括银和锡组成的金属间化合物和/或铜和锡组成的金属间化合物的金属间化合物层(56)。形成半导体封装件的另一种方法包括在管芯(14)的顶侧(18)上的多个裸露焊盘(20)中的每个裸露焊盘上形成凸块(22)，每个裸露焊盘(20)由钝化层(24)所包围，每个凸块(22)包括如上所述的中间金属层(36)和耦接到所述中间金属层(36)的锡层(48)，锡层(48)然后被以衬底(50)的银层(52)回流焊以形成如上所述的金属间化合物层(64)。
半导体封装

[发明专利]基板处理载体-CN202010249030.1在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2020-04-01 - 公布日： 2020-10-20 - 主分类号： H01L21/687 文献下载
摘要：本发明题为“基板处理载体”。基板载体的具体实施可包括：顶环，该顶环被构造成包封基板的第一侧面的边缘；以及底部支撑件，该底部支撑件被构造成包封基板的整个第二侧面和第二侧面的边缘。
处理载体

[发明专利]边缘环移除方法-CN202010249044.3在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2020-04-01 - 公布日： 2020-10-20 - 主分类号： H01L21/304 文献下载
摘要：本发明题为“边缘环移除方法”。移除边缘支撑环的方法的实施方式可包括：提供半导体晶圆。该半导体晶圆可包括第一侧面和第二侧面。半导体晶圆的第一侧面可包括背金属。半导体晶圆还可包括围绕半导体晶圆的周边的边缘环。该方法可包括将半导体晶圆的第一侧面安装到膜框架。该方法可包括移除边缘支撑环周围的背金属的一部分以及从半导体晶圆分割出边缘支撑环。
边缘方法

[发明专利]湿法化学管芯切单系统及相关方法-CN202010249245.3在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2020-04-01 - 公布日： 2020-10-20 - 主分类号： H01L21/78 文献下载
摘要：本发明题为“湿法化学管芯切单系统及相关方法”。用于从晶圆切单管芯的方法的实施方式可包括：提供半导体晶圆，该半导体晶圆具有第一侧和第二侧。第一侧可包括多个管芯以及在该多个管芯中的每个管芯之间的多个管芯通道。该方法可包括在多个管芯上方并且围绕多个管芯通道施加掩模。该方法还可包括在多个管芯通道处湿法蚀刻穿过半导体晶圆以切单多个管芯。
湿法化学管芯系统相关方法

[发明专利]蒸发器衬底装载相关方法-CN202010265449.6在审
发明人： M·J·塞登;李兴进 -专利权人：半导体元件工业有限责任公司
申请日： 2020-04-07 - 公布日： 2020-10-20 - 主分类号： C23C14/24 文献下载
摘要：本发明涉及蒸发器衬底装载相关方法。装载蒸发器的方法的实施方式可包括：使用机械臂，从盒移除衬底并且将衬底居中在衬底对准器上。方法可包括使用衬底对准器对准衬底。方法还可包括使用机械臂从衬底对准器移除衬底，以及使用机械臂将衬底装载到蒸发器的行星的第一可用凹腔中。方法还可包括在检测到第一可用凹腔中存在衬底之后，将行星旋转到第二可用凹腔。
蒸发器衬底装载相关方法

[发明专利]背面金属图案化管芯切割系统和相关方法-CN201911387247.2在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2019-12-30 - 公布日： 2020-08-04 - 主分类号： H01L21/78 文献下载
摘要：本发明题为“背面金属图案化管芯切割系统和相关方法”。切割包括在衬底中的多个管芯的方法的实施方式可包括：在衬底的第一侧面上形成多个管芯；在衬底的第二侧面上形成背面金属层；在背面金属层之上施加聚合物层；以及形成完全穿过聚合物层且部分地穿过一定厚度的背面金属层的沟槽。沟槽可位于衬底的管芯道中。该方法还可包括：蚀刻穿过位于管芯道中的背面金属层的剩余部分；移除聚合物层；通过移除管芯道中的衬底材料来切割衬底中的多个管芯。
背面金属图案管芯切割系统相关方法

[发明专利]背面金属光刻法图案化管芯切割系统和相关方法-CN201911387219.0在审
发明人：野间崇;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2019-12-30 - 公布日： 2020-08-04 - 主分类号： H01L21/78 文献下载
摘要：本发明题为“背面金属光刻法图案化管芯切割系统和相关方法”。管芯切割系统和相关方法的实施方式可包括：在衬底的第一侧面上形成多个管芯；在衬底的第二侧面上形成背面金属层；在背面金属层之上施加光致抗蚀剂层；沿衬底的管芯道将光致抗蚀剂层图案化；以及以光致抗蚀剂层的图案形成仅部分地穿过一定厚度的背面金属层的沟槽。沟槽可位于衬底的管芯道中。该方法还可包括：蚀刻穿过位于管芯道中的背面金属层的剩余部分；移除光致抗蚀剂层；以及通过移除管芯道中的衬底材料来切割包括在衬底中的多个管芯。
背面金属光刻图案管芯切割系统相关方法

1
2
3
4
下一页»
尾页
共 50 条