[发明专利]半导体装置及其制造方法在审
| 申请号： | 201811317090.1 | 申请日： | 2018-11-07 |
| 公开（公告）号： | CN110416317A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 千大焕 | 申请（专利权）人： | 现代自动车株式会社;起亚自动车株式会社 |
| 主分类号： | H01L29/808 | 分类号： | H01L29/808;H01L29/06;H01L21/335 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体装置及其制造方法。所述半导体装置包括：按顺序设置在衬底的第一表面上的第一n‑型层、第二n‑型层和n+型区域。沟槽设置在第二n‑型层的侧表面上，p型区域设置在第二n‑型层和沟槽之间，并且栅极电极设置在沟槽的底表面上。源极电极设置在n+型区域上，而漏极电极设置在衬底的第二表面上。第二n‑型层包括按顺序设置在第一n‑型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层。 | ||
| 搜索关键词： | 半导体装置 顺序设置 衬底 第二表面 第一表面 漏极电极 源极电极 栅极电极 侧表面 制造 | ||
【主权项】：
1.一种半导体装置，其包括：第一n‑型层、第二n‑型层和n+型区域，所述第一n‑型层、第二n‑型层和n+型区域按顺序设置在衬底的第一表面上；沟槽，其设置在第二n‑型层的侧表面上；p型区域，其设置在所述第二n‑型层和所述沟槽之间；栅极电极，其设置在所述沟槽的底表面上；源极电极，其设置在所述n+型区域上；以及漏极电极，其设置在所述衬底的第二表面上；其中，所述第二n‑型层包括按顺序设置在所述第一n‑型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层；所述第二浓度层的离子掺杂浓度低于所述第一浓度层的离子掺杂浓度；所述第三浓度层的离子掺杂浓度低于所述第二浓度层的离子掺杂浓度；所述第四浓度层的离子掺杂浓度低于所述第三浓度层的离子掺杂浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于现代自动车株式会社;起亚自动车株式会社，未经现代自动车株式会社;起亚自动车株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811317090.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体装置及其制造方法-201811317090.1
- 千大焕 - 现代自动车株式会社;起亚自动车株式会社
- 2018-11-07 - 2019-11-05 - H01L29/808
- 本发明涉及半导体装置及其制造方法。所述半导体装置包括：按顺序设置在衬底的第一表面上的第一n‑型层、第二n‑型层和n+型区域。沟槽设置在第二n‑型层的侧表面上，p型区域设置在第二n‑型层和沟槽之间，并且栅极电极设置在沟槽的底表面上。源极电极设置在n+型区域上，而漏极电极设置在衬底的第二表面上。第二n‑型层包括按顺序设置在第一n‑型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层。
- 半导体器件及其制造方法-201410419944.2
- 新井耕一 - 瑞萨电子株式会社
- 2014-08-22 - 2019-10-25 - H01L29/808
- 在一实施方式中的半导体器件中，结型场效应晶体管的栅极区域(GR)具有低浓度栅极区域(LGR)和杂质浓度比低浓度栅极区域(LGR)高的高浓度栅极区域(HGR)，且高浓度栅极区域(HGR)内包于低浓度栅极区域(LGR)中。降低结型FET的导通电阻。
- 高压JFET器件及工艺方法-201610268828.4
- 段文婷 - 上海华虹宏力半导体制造有限公司
- 2016-04-27 - 2019-10-11 - H01L29/808
- 本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱相互独立；在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与两个N型深阱均有重叠；在第一N型深阱与第二N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠。本发明JFET器件能实现夹断电压可调，同时还具备较高的击穿电压。本发明还公开了所述高压JFET器件的工艺方法。
- 用于氮化镓垂直晶体管的方法和系统-201380069597.9
- 聂辉;安德鲁·P·爱德华兹;伊舍克·克孜勒亚尔勒;大卫·P·布尔;托马斯·R·普朗蒂;昆廷·迪杜克 - 新时代电力系统有限公司
- 2013-12-18 - 2019-09-06 - H01L29/808
- 一种垂直JFET包括：包含JFET的漏极的GaN衬底和耦接到GaN衬底的多个图案化外延层。远端外延层包括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开。垂直JFET还包括耦接到远端外延层并且设置在所述间隙的至少一部分中的多个再生长外延层。近端再生长外延层包括源极沟道的第二部分。垂直JFET还包括穿过远端外延层的部分并且与源极沟道电接触的源极接触部；与远端再生长外延层电接触的栅极接触部；以及与GaN衬底电接触的漏极接触部。
- 结型栅场效应晶体管(JFET)、半导体器件及其制造方法-201510381482.4
- 陈家忠;黄崎峰;梁其翔 - 台湾积体电路制造股份有限公司
- 2015-07-02 - 2019-08-16 - H01L29/808
- 一种结型栅场效应晶体管(JFET)包括：衬底；源极区，形成在衬底中；漏极区，形成在衬底中；沟道区，形成在衬底中；以及至少一个栅极区，形成在衬底中。沟道区将源极区与漏极区连接。至少一个栅极区在界面处接触源极区和漏极区中的一个，并且至少一个栅极区与源极区和漏极区中的另一个隔离。介电层覆盖界面，同时暴露源极区和漏极区中的一个的一部分以及栅极区的一部分。本发明还提供了半导体器件及其制造方法。
- n型氮化硼薄膜/p型单晶硅异质pn结原型器件及制备方法-201910382492.8
- 殷红;刘彩云;李宇婧;高伟 - 吉林大学
- 2019-05-09 - 2019-08-02 - H01L29/808
- 本发明提供了一种n型氮化硼薄膜/p型单晶硅异质pn结原型器件及制备方法，属于半导体材料领域。本发明采用磁控溅射方法在p型(100)面单晶硅基底上制备氮化硼薄膜；采用共溅射手段，在位碳掺杂得到n型氮化硼薄膜；然后在n型氮化硼薄膜一侧和p型单晶硅一侧分别制作银电极，即制得n型氮化硼薄膜/p型单晶硅异质pn结原型器件。本发明通过对氮化硼薄膜进行在位碳掺杂，得到电学性能优异的n型电导层，较比于未掺杂、硅掺杂的氮化硼薄膜的电学性能有显著提升；获得了整流特性良好的pn结原型器件。
- 异质结半导体装置以及制造异质结半导体装置的方法-201610319919.6
- 大川峰司 - 丰田自动车株式会社
- 2016-05-13 - 2019-07-30 - H01L29/808
- 本发明提供一种异质结半导体装置以及制造异质结半导体装置的方法。一种异质结半导体装置包括：沟道层，其包括第一半导体；势垒层，其设置在所述沟道层上，并且包括具有大于所述第一半导体的带隙的带隙的半导体；源电极和漏电极，所述源电极和所述漏电极设置在所述势垒层上并且欧姆接触到所述势垒层；设置在所述势垒层上的p型半导体层，所述p型半导体层设置在势垒层上所述源电极和所述漏电极之间的区域中；设置在所述p型半导体层上的n型半导体层；以及栅电极，其接合到所述n型半导体层。所述p型半导体层和所述n型半导体层之间的接合界面具有凹凸结构。
- 一种JFET管-201611051509.4
- 李风浪;李舒歆 - 东莞市联洲知识产权运营管理有限公司
- 2016-11-25 - 2019-06-21 - H01L29/808
- 本发明涉及半导体技术领域，特别涉及一种JFET管，P型衬底；N型注入区；P型注入区；P型重掺杂区；N型重掺杂的漏区和源区；所述漏区与所述P型注入区之间的第一场氧化层；所述源区与所述P型注入区之间的第二场氧化层，所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区靠近P型注入区一侧与正栅电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构，本发明JFET管，其耐压性能有效提高。
- 高电压半导体器件及其制备方法-201480060275.2
- 马丁·克奈普 - AMS有限公司
- 2014-11-04 - 2019-05-31 - H01L29/808
- 一种半导体漂移器件，包括：针对半导体材料的衬底中的漂移区而设置的第一导电类型的深阱(1)；在衬底的表面处的第一导电类型的漏极区(6)；在第一类型的深阱(1)的周边处的第一导电类型的浅阱(3)中的第一导电类型的多个源极区(5)；以及针对在第一类型的深阱(1)的周边处的多个栅极区而设置的相反的第二导电类型的一个或多个深阱(2)。栅极区由布置在第一类型的浅阱(3)之间的第二类型的深阱(2)中的第二导电类型的浅阱(4)形成。
- 结型场效应晶体管及其制作方法-201510296529.7
- 刘金华 - 中芯国际集成电路制造（上海）有限公司
- 2015-06-02 - 2019-03-12 - H01L29/808
- 本发明提供一种结型场效应晶体管及其制作方法，包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。
- JFET及其制造方法-201510111462.5
- J.P.康拉特;C.奥夫拉尔;H-J.舒尔策;R.希米尼克 - 英飞凌科技股份有限公司
- 2015-03-13 - 2018-11-13 - H01L29/808
- 本发明涉及JFET及其制造方法。JFET具有半导体基体，该半导体基体具有第一表面和与第一表面基本上平行的第二表面。源极金属化和栅极金属化被布置在第一表面上。漏极金属化被布置在第二表面上。在与第一表面基本上正交的横截平面中，半导体基体包含：与源极金属化和漏极金属化欧姆接触的第一半导体区；与栅极金属化欧姆接触、彼此间隔开并且与第一半导体区形成相应的第一pn结的至少两个第二半导体区；以及与第一半导体区形成第二pn结的至少一个基体区。该至少一个基体区与源极金属化欧姆接触。该至少一个基体区的至少部分在到第一表面上的投影中被布置在两个第二半导体区之间。
- 肖特基半导体装置-201710268697.4
- 朱江 - 朱江
- 2017-04-23 - 2018-11-02 - H01L29/808
- 本发明肖特基半导体装置，在漂移区中设置MIS结构或反型区，形成外接第二电极，通过独立外接电极引入电势，以此调节肖特基势垒结反向偏压下电场，降低肖特基势垒结反向漏电流；对于第二电极，肖特基势垒结正向偏压下，对外接电势不作要求，可以为浮空，可以外接电势，可以保持外接电势为固定值即是保持肖特基势垒结反偏状态下电势大小。本发明肖特基半导体装置通过上述自身多个串连或者与PN结肖特基结整流器件串连，可以实现串连结构的低势垒高反向阻断特性的整流器件。
- 基于接触起电的背栅场效应晶体管-201410393613.6
- 张弛;唐伟;张丽敏;王中林 - 北京纳米能源与系统研究所
- 2014-08-12 - 2018-11-02 - H01L29/808
- 本发明提供了一种基于接触起电的背栅场效应晶体管。该背栅场效应晶体管包括：导电基底；绝缘层，形成于导电基底的正面；场效应晶体管组件，包括：沟道层、漏极、源极和栅极；以及摩擦发电组件，包括：静止摩擦层，形成于栅极的下表面；可移动摩擦层，与静止摩擦层隔开预设距离相对设置；以及第二导电层，形成于可移动摩擦层的外侧，其电性连接至源极；其中，静止摩擦层和可移动摩擦层位于摩擦电极序的不同位置，在外力的作用下，静止摩擦层和可移动摩擦层能够在分离状态和接触状态之间往复切换。本发明利用摩擦发电机产生的静电势作为背栅场效应晶体管的门极门信号，实现对半导体中载流子输运特性的调控。
- 结型场效应晶体管-201610086760.8
- 钱文生 - 上海华虹宏力半导体制造有限公司
- 2016-02-16 - 2018-10-26 - H01L29/808
- 本发明公开了一种结型场效应晶体管，其栅极下方有一个以上与沟道导电类型相反的阱埋层。本发明通过在结型场效应晶体管的结构中加入阱埋层，将JFET栅下的沟道分为上下几个部分，由于最上端的沟道宽度远小于最下端的沟道宽度，沟道电流经过栅下面时几乎全部分流到最下端沟道，而连接栅极的最上端沟道几乎没有电流，也就没有碰撞电离，没有多子漂移，从而大幅降低了栅极漏电流。
- 结场效晶体管-201410255076.9
- 詹景琳;林正基 - 旺宏电子股份有限公司
- 2014-06-10 - 2018-10-12 - H01L29/808
- 本发明公开了一种结场效晶体管，其包括一第一掺杂区与一第二掺杂区。第一掺杂区包括一源极与一漏极。第二掺杂区包括一栅极，并与第一掺杂区之间具有一U形的PN结位于源极与漏极之间。
- 半导体器件及其形成方法-201410367354.X
- 刘金华 - 中芯国际集成电路制造(上海)有限公司
- 2014-07-29 - 2018-09-07 - H01L29/808
- 一种半导体器件及其形成方法，形成方法包括：提供衬底；在衬底表面形成牺牲层，牺牲层内具有暴露出部分衬底表面的开口；在开口的底部形成阻挡层；在阻挡层表面形成第一半导体层；在第一半导体层内掺杂第一离子，在第一半导体层的底部形成第一掺杂区；在第一半导体层内掺杂第二离子，在第一掺杂区顶部形成第二掺杂区，第二离子与第一离子的导电类型不同；在形成第一掺杂区和第二掺杂区之后，去除牺牲层，并暴露出衬底表面；在去除牺牲层之后，在衬底表面形成第二半导体层；在第二半导体层内掺杂第一离子，在第一掺杂区和第二掺杂区两侧分别形成源区和漏区。所形成的半导体器件性能改善。
- 电子器件-201721068747.6
- B·帕德玛纳伯翰;P·文卡特拉曼 - 半导体元件工业有限责任公司
- 2017-08-25 - 2018-05-25 - H01L29/808
- 本实用新型公开了一种电子器件。该电子器件可包括双向JFET，其可包括漏极/源极区、覆盖漏极/源极区的轻掺杂半导体层、覆盖轻掺杂半导体层的源极/漏极区、延伸穿过源极/漏极区并进入轻掺杂半导体层中的沟槽、位于沟槽内的双向JFET的栅极电极，以及位于沟槽内的场电极。本实用新型所要解决的问题是获得包括具有低导通状态电阻和良好的漏极‑源极击穿电压的双向结型场效应晶体管的电子器件。本实用新型实现的技术效果是提供具有低导通状态电阻和良好的漏极‑源极击穿电压的双向结型场效应晶体管。
- 一种基于碳基复合电极的高温SiCJFET器件-201510490789.8
- 张艺蒙;唐美艳;宋庆文;汤晓燕 - 西安电子科技大学
- 2015-08-05 - 2018-04-20 - H01L29/808
- 本发明公开了一种基于碳基复合电极的高温SiC JFET器件，包括N+衬底、N‑漂移区、N沟道区、P+栅区、N+源区、由第一碳基材料层与第一金属层、第二金属层复合构成的源电极、由第三碳基材料层与第三金属层、第四金属层复合构成的漏电极、由第二碳基材料层与第五金属层、第六金属层复合构成的栅电极，N‑漂移区的厚度为9.5μm，宽度为7μm，掺杂浓度为6.5×1015cm‑3；N沟道区的深度为2.1μm，宽度为1.6μm，掺杂浓度为6.5×1015cm‑3；P+栅区掺杂浓度为1×1018cm‑3；N+衬底掺杂浓度为6×1018cm‑3；N+源区掺杂浓度为2×1018cm‑3。本发明一方面具有良好的热稳定性和导电特性，另一方面可以有效的改善散热，降低器件结温，使器件在高温下仍然可以稳定可靠的工作。
- 结型场效应晶体管及其制造方法-201410307930.1
- 韩广涛;孙贵鹏 - 无锡华润上华科技有限公司
- 2014-06-30 - 2018-04-10 - H01L29/808
- 本发明涉及一种结型场效应晶体管，包括衬底，衬底内的埋层，埋层上的第一阱区和第二阱区，第一阱区内的源极引出区、漏极引出区、第一栅极引出区，以及第二阱区内的第二栅极引出区；所述第一阱区的表面设有肖特基结面，所述肖特基结面位于所述第一栅极引出区和所述漏极引出区之间，并通过隔离结构与所述第一栅极引出区和漏极引出区进行隔离。本发明还涉及一种结型场效应晶体管的制造方法。本发明利用设于N阱上方的肖特基结面，在N阱的N型漂移区内形成空乏区，使得漂移区被耗尽，从而达到提高崩溃电压的目的。
- 带有注入式背栅的集成JFET结构-201710497632.7
- A·萨多夫尼科夫;D·韦泽;M·E·达尔斯特伦;J·M·哈伯特 - 德克萨斯仪器股份有限公司
- 2017-06-27 - 2018-01-05 - H01L29/808
- 本申请公开一种带有注入式背栅的集成JFET结构。一种半导体器件(100)，其含有具有沟道层(114)的JFET(112)，沟道层(114)在衬底(102)中具有第一导电类型。JFET(112)具有在沟道(114)下方的具有第二相反导电类型的背栅(116)。背栅(116)与沟道层(116)横向对准。通过在半导体器件(100)的衬底(102)上方形成沟道掩模来形成半导体器件(100)，该沟道掩模暴露用于沟道掺杂剂的区域。当沟道掩模在适当位置时，沟道掺杂剂注入到由沟道掩模暴露的区域中的衬底(102)中。当沟道掩模在适当位置时，背栅掺杂剂注入到衬底(102)中，使得所注入的沟道掺杂剂与所注入的沟道掺杂剂横向对准。
- 结型场效应晶体管及其制备方法-201410241307.0
- 祁树坤;张广胜 - 无锡华润上华科技有限公司
- 2014-05-30 - 2017-12-12 - H01L29/808
- 本发明公开了一种结型场效应晶体管，包括P型衬底；P型埋层和N型埋层；N型埋层分别置于P型埋层的两侧；N型外延层；置于N型外延层上的第一隔离结构、第二隔离结构、第三隔离结构以及第四隔离结构；置于第一隔离结构和第二隔离结构之间的源极区；置于源极区下方的第一N阱区；置于第二隔离结构和第三隔离结构之间的栅极区；置于第三隔离结构和第四隔离结构之间的漏极区；置于漏极区下方的第二N阱区；还包括置于N型外延层上且位于源极区与漏极区之间的至少一个P型场限环。上述结型场效应晶体管，能够实现Triple RESURF的效果，能够有效降低夹断电压，实现低夹断电压的目的。本发明还公开了一种结型场效应晶体管的制备方法。
- MOS晶体管及对应的形成方法-201310442522.2
- 邱慈云;刘欣;施雪捷 - 中芯国际集成电路制造（上海）有限公司
- 2013-09-24 - 2017-09-22 - H01L29/808
- 一种MOS晶体管及对应的形成方法，所述MOS晶体管的形成方法包括在栅极结构两侧的半导体衬底内形成袋状区后，对所述栅极结构两侧的半导体衬底进行刻蚀，去除部分袋状区，使得剩余的袋状区对应的半导体衬底表面低于栅极结构底部的半导体衬底表面，然后在刻蚀后的袋状区内形成轻掺杂源漏区。由于部分袋状区被去除，使得袋状区总的掺杂离子数变少，在经过退火扩散后，扩散后形成的袋状区的掺杂离子浓度会小于现有技术中经过退火扩散后袋状区的掺杂离子浓度，使得源漏区与衬底形成的PN结中轻掺杂一边的杂质浓度降低，从而使得源漏区寄生PN结电容变小，有利于提高MOS晶体管的高频特性。
- 常态导通高压开关-201410278452.6
- 马督儿·博德;哈姆扎·依玛兹;高立德;卡西克·帕德马纳班 - 万国半导体股份有限公司
- 2014-06-20 - 2017-05-03 - H01L29/808
- 在一些实施例中，常态导通高压开关器件（“常态导通开关器件”）引入了沟槽栅极端和掩埋掺杂栅极区。在其他实施例中，所形成的表面栅极控制的常态导通高压开关器件带有沟槽结构，并且引入了表面栅极电极控制的表面通道。表面栅极控制的常态导通开关器件还引入了沟槽栅极电极和掩埋掺杂栅极区，以耗尽导电通道，帮助断开常态导通开关器件。因此利用现有的高压MOSFET制备工艺，可以轻松地制备常态导通开关器件，并与MOSFET器件集成。
- 一种结型场效应管结构-201410009497.3
- 吕宇强 - 帝奥微电子有限公司
- 2014-01-09 - 2017-01-25 - H01L29/808
- 本发明公开一种结型场效应管结构，包括一漏极、一源极、一衬底及一深注入N阱层，还包括电性连接在一起的前栅极和后栅极，前栅极为设置在漏极和源极间的P型栅极，且前栅极一端和漏极间设置有多晶硅场板和场氧化层，后栅极为设置在源极远离漏极一侧的P型栅极；前栅极包含有前栅极P注入层，后栅极包含有后栅极P注入层、后栅极P阱层，且该前、后栅极P注入层的结深远深于源极的结深，后栅极P阱层的结深深于所述后栅极P注入层。本发明的一种结型场效应管结构是一种无需增加任何高压工艺层次，却可以实现夹断电压随应用需求很方便调整的器件结构，同时在后栅极有结深更深的P阱层保护，进一步实现了耐压的提高，非常适用于高压CDMOS,BCD工艺平台的集成。
- 一种恒流JFET器件及其制造方法-201410425842.1
- 李泽宏;赖亚明;刘建;张建刚;刘永;伍济 - 电子科技大学
- 2014-08-26 - 2016-11-30 - H01L29/808
- 本发明涉及半导体技术，具体的说是涉及一种恒流JFET器件及其制造方法。本发明的恒流JFET器件，其特征在于所述P+表面栅极区5和P+背面栅极区2的结深为不均匀的，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+表面栅极区5的结深逐渐增加，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+背面栅极区2的结深也逐渐增加。本发明的有益效果为，恒流特性较好，能够满足更小恒流精度的需求。本发明尤其适用于恒流JFET器件及其制造。
- 高压JFET器件及工艺方法-201610268941.2
- 段文婷 - 上海华虹宏力半导体制造有限公司
- 2016-04-27 - 2016-09-21 - H01L29/808
- 本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；N型深阱中还具有P阱及P型注入层；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区、P型注入层及P阱，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱之间相互独立，之间隔离2～10μm。本发明还公开了所述高压JFET器件的工艺方法。
- 一种恒流二极管结构-201620116899.8
- 王英杰 - 杭州士兰集成电路有限公司
- 2016-02-05 - 2016-08-31 - H01L29/808
- 本实用新型提供了一种恒流二极管结构，在N型外延层中增设P型发射区，N型源区、P型栅极区、N型外延层、N型漏区组成恒流二极管，P型衬底、N型外延层和P型发射区组成PNP三极管，由此，单位面积电流大幅提高，并且器件的温度稳定性和均匀性较好。
- 用于垂直场效应器件的温度补偿的器件架构和方法-201480027352.4
- T.E.哈林顿 - D3半导体有限公司
- 2014-03-13 - 2016-03-09 - H01L29/808
- 公开了一种提供接通电阻根据结温度变化减小的场效应器件。具有源结、栅结和漏结的场效应器件包括邻近于漏结的电阻薄膜，其中，该电阻薄膜包括具有电阻负温度系数的材料。该材料选自由掺杂的多晶硅、非晶硅、硅铬和硅镍所组成的组的一个或多个材料，其中，诸如厚度和掺杂水平之类的材料性质被选择，以产生用于场效应器件的期望电阻和温度分布。与用于没有电阻薄膜的类似场效应器件的温度变化相比，减小了用于所公开的场效应器件的接通电阻的温度变化。
- 一种改善ESD防护能力的JFET-201510039247.9
- 李昊 - 上海华虹宏力半导体制造有限公司
- 2015-01-26 - 2015-05-13 - H01L29/808
- 本申请公开了一种改善ESD防护能力的JFET，保持源极到漏极的距离c不变，减小源极到栅极的距离a同时增大漏极到栅极的距离b，以提高该JFET的ESD防护能力。通过以上结构设计，本申请可以在不增加JFET面积、不降低JFET其他性能的前提下，大幅提升JFET的ESD防护能力。
- 半导体器件-201420479858.6
- 新井耕一 - 瑞萨电子株式会社
- 2014-08-22 - 2015-02-11 - H01L29/808
- 本实用新型提供一种半导体器件。包含结型场效应晶体管，所述结型场效应晶体管包括：(a)成为电流通路的第1导电型的沟道区域；以及(b)与所述第1导电型相反的第2导电型的一对栅极区域，所述一对栅极区域形成为夹持所述沟道区域，所述半导体器件的特征在于，所述一对栅极区域的每一个具有：(b1)低浓度栅极区域；以及(b2)杂质浓度比所述低浓度栅极区域高的高浓度栅极区域，所述高浓度栅极区域内包于所述低浓度栅极区域。本实用新型能够实现结型FET的性能的提高。
- 专利分类
