|
|
钻瓜专利网为您找到相关结果 43个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件及其制造方法-CN201810914285.8有效
-
金华俊;孙贵鹏
-
无锡华润上华科技有限公司
-
2018-08-10
-
2022-03-11
-
H01L29/06
- 本发明涉及一种半导体器件及其制造方法，所述半导体器件包括：衬底；设于衬底中的阱区，具有第二导电类型；设于所述阱区中的源极区，具有第一导电类型；设于所述阱区中的体引出区，具有第二导电类型，所述源极区和体引出区在导电沟道宽度方向上交替排列从而形成沿导电沟道宽度方向延伸的第一区域，所述第一区域的两侧为源极区的边缘和体引出区的边缘交替排列而成的边界；导电辅助区，具有第一导电类型，设于所述第一区域的至少一侧，与所述边界直接接触，且接触的部位包括所述边界上至少一个源极区的边缘和边界上至少一个体引出区的边缘。本发明在源极区和体引出区的一侧设置导电辅助区，能够降低器件的导通电阻。
- 半导体器件及其制造方法
- [发明专利]半导体器件-CN202010436625.8在审
-
金华俊;孙贵鹏;李佳豪
-
无锡华润上华科技有限公司
-
2020-05-21
-
2021-11-26
-
H01L29/423
- 本发明涉及一种半导体器件，包括：衬底；漂移区，形成于衬底上；第一掺杂区，形成于所述漂移区表面；第二掺杂区，形成于所述漂移区外、所述衬底上；绝缘隔离结构，形成于所述漂移区表面、所述第一掺杂区与第二掺杂区之间；栅极结构，包括栅电极和栅介电层，栅电极形成于漂移区上，且栅电极的一端延伸至绝缘隔离结构上、另一端延伸至第二掺杂区，栅介电层形成于栅电极下方，栅电极形成有镂空部，镂空部包括至少一个镂空单元，镂空部不将栅电极在导电沟道宽度方向上整个截断。本发明在漂移区上方的栅电极形成镂空部，因此漂移区在形成镂空部位置的耗尽减弱，从而减缓了漂移区在该位置的耗尽速度，进而能够提升器件的开态击穿电压。
- 半导体器件
- [发明专利]半导体器件及其制备方法-CN201710534707.4有效
-
金华俊;孙贵鹏
-
无锡华润上华科技有限公司
-
2017-07-03
-
2021-08-20
-
H01L21/336
- 本发明涉及一种半导体器件及其制备方法。一种半导体器件的制备方法，包括：在半导体衬底内形成阱区以及在阱区内形成沟道区，并在阱区上形成栅氧化层和多晶硅层；刻蚀部分栅氧化层和多晶硅层并露出用于形成源区的第一开口和用于形成漏区的第二开口；在多晶硅层上、第一开口内、第二开口内依次形成第一介质层和第二介质层，并在第一开口的侧壁形成源区侧墙，在第二开口的侧壁形成漏区侧墙；在多晶硅层上形成介质氧化层，刻蚀并保留位于漏区侧墙上的介质氧化层；去除源区侧墙中的第二介质层并保留第一介质层。通过上述制备方法，可以减少源端侧墙的横向厚度，即可减小整个半导体器件的尺寸，降低了半导体器件的导通电阻。
- 半导体器件及其制备方法
- [发明专利]JFET器件及其制造方法-CN201710534151.9有效
-
王琼;孙贵鹏
-
无锡华润上华科技有限公司
-
2017-07-03
-
2021-01-05
-
H01L29/808
- 本发明涉及一种JFET器件及其制造方法。该JFET器件包括：第一阱区，形成于衬底上，具有第一掺杂类型；第二阱区，形成于衬底上，并具有第二掺杂类型；所述第二阱区设有依次排列的源极区、沟道区和漂移区；其中，所述沟道区设有属于第一阱区的间隔区；所述间隔区将沟道区间隔为至少两段相互间隔的自源极区向漂移区延伸的沟道，沟道的宽度可调整所述JFET器件的夹断电压；所述间隔区引出为所述JFET器件的栅极，所述源极区引出为所述JFET器件的源极，所述漂移区表面还形成漏极区并引出为所述JFET器件的漏极。该制造方法用于制造该JFET器件。上述JFET器件及其制造方法成本和工艺复杂度更低。
- jfet器件及其制造方法
|
