[发明专利]一种氮化镓基宽摆幅线性化器件及制作方法有效
| 申请号： | 201810811364.6 | 申请日： | 2018-07-23 |
| 公开（公告）号： | CN109244038B | 公开（公告）日： | 2021-08-13 |
| 发明（设计）人： | 马晓华;杨凌;王瑞泽;郝跃;周小伟;祝杰杰;侯斌;宓珉翰 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L21/8252 | 分类号： | H01L21/8252;H01L27/06 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 闫家伟 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种氮化镓基宽摆幅线性化器件的制作方法，包括步骤：刻蚀AlGaN势垒层，在GaN缓冲层上形成PIN二极管制作区域；在刻蚀后的AlGaN势垒层上制作AlGaN/GaN HEMT器件，测试得到AlGaN/GaN HEMT器件的输入阻抗；在PIN二极管制作区域制作PIN二极管，使得PIN二极管的输出阻抗与输入阻抗共轭匹配；在PIN二极管和AlGaN/GaN HEMT器件上制作互联层，得到宽摆幅线性化器件。本发明实施例在功率放大器前加入PIN二极管，既可以实现电路宽摆幅，又可以提高功率放大器的线性度。 | ||
| 搜索关键词： | 一种 氮化 镓基宽摆幅 线性化 器件 制作方法 | ||
【主权项】：
1.一种氮化镓基宽摆幅线性化器件的制作方法，其特征在于，所述宽摆幅线性化器件在包含衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成，所述制作方法包括：S1、刻蚀所述AlGaN势垒层(104)，在所述GaN缓冲层(103)上形成PIN二极管制作区域(105)；S2、在刻蚀后的所述AlGaN势垒层(104)上制作AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；S3、在所述PIN二极管制作区域(105)制作PIN二极管，使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配；S4、在所述PIN二极管和所述AlGaN/GaN高电子迁移率晶体管上制作互联层(402)，得到宽摆幅线性化器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810811364.6/，转载请声明来源钻瓜专利网。
- 上一篇：脆性材料基板裂片装置及使用所述装置的裂片方法
- 下一篇：显示面板及其制造方法
- 同类专利
- 一种共源共栅级联型GaN器件、限流装置及其制备方法-202310834356.4
- 吴毅锋;杨超;高吴昊 - 珠海镓未来科技有限公司
- 2023-07-07 - 2023-10-10 - H01L21/8252
- 本发明涉及半导体技术领域，公开了一种共源共栅级联型GaN器件、限流装置及其制备方法。本发明制备集成于共源共栅级联型GaN器件的限流装置时，利用光刻技术在晶圆上形成离子注入区域和非离子注入区域，利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域处的2DEG，利用光刻技术在所述晶圆上形成欧姆接触区域，在所述欧姆接触区域上制作欧姆接触电极，最后利用热退火技术对所述欧姆接触电极进行处理。本发明的制备工艺与常用有源区隔离工艺兼容，且能够增加器件在不同工作温度下限流装置的相对稳定性及电阻的功率能力，从整体上优化了EMI控制效果。
- 栅极金属-绝缘体-场板金属集成电路电容器及形成其的方法-202280014197.7
- 曹建军;G·斯特克林;M·沙玛 - 宜普电源转换公司
- 2022-02-16 - 2023-09-29 - H01L21/8252
- 一种集成电路，其包括GaN FET和金属‑绝缘体‑金属电容器。该电容器与横向GaN工艺流程完全地集成，即，GaN FET的同一栅极金属层、场板金属层和电介质层也被用于形成电容器的底板(1001)、绝缘体(2001)和顶板(3001)。顶板通过延伸穿过顶板的导电通孔(3003)接触。为了提高集成电路的电容器的电压击穿能力，以围绕导电通孔的环的形状形成栅极金属层的部分。
- GaN基CMOS反相器及其制备方法-202310787116.3
- 孙海定;张昊宸;邢展雍 - 中国科学技术大学
- 2023-06-29 - 2023-09-15 - H01L21/8252
- 本公开提供一种GaN基CMOS反相器的制备方法，包括：在衬底上生长GaN通道层；在GaN通道层上生长势垒层；在势垒层上生长渐变帽层，形成半导体基材结构；在中间区域对半导体基材结构进行隔离，得到左侧区域和右侧区域；分别对左侧区域和右侧区域的渐变帽层进行选择性刻蚀，得到N‑channel常关型场效应晶体管结构和P‑channel常关型场效应晶体管结构；分别在N‑channel常关型场效应晶体管结构和P‑channel常关型场效应晶体管结构上制备介质层；以及制备栅极电极、源极电极和漏极电极。同时，本公开还提供一种GaN基CMOS反相器。
- 氮化镓基CMOS制备方法及氮化镓基CMOS结构-202210097292.X
- 黄森;金昊;蒋其梦;王鑫华;刘新宇 - 中国科学院微电子研究所
- 2022-01-26 - 2023-08-04 - H01L21/8252
- 本发明提供一种氮化镓基CMOS制备方法，包括：提供一叠层结构，所述叠层结构包括由下向上依次设置的衬底、氮化镓缓冲及沟道层、氮化铝插入层、氮化镓铝超薄势垒层、氮化铝截止层、P型氮化镓层以及重掺杂P型氮化镓层；对所述叠层结构的部分区域刻蚀至氮化铝截止层；在刻蚀区域制备源/漏电极以及栅电极形成NMOS，在未刻蚀的区域制备源/漏电极以及栅电极形成PMOS；并对所述NMOS和所述PMOS进行隔离；将所述NMOS和所述PMOS的栅电极通过导电金属进行电连接，将所述NMOS和所述PMOS的漏电极导电金属进行电连接。本发明提供的氮化镓基CMOS制备方法，能够在单个衬底上实现NMOS和PMOS场效应管的集成，避免了器件之间的串扰，提高了CMOS的整体可靠性。
- 一种半导体器件的制备方法及半导体器件-202310535008.7
- 张偲;陈智伟;刘国安;项少华 - 绍兴中芯集成电路制造股份有限公司
- 2023-05-10 - 2023-07-28 - H01L21/8252
- 本发明涉及一种半导体器件的制备方法，所述方法包括：提供衬底，所述衬底上形成有掩膜，所述掩膜中形成有贯穿所述掩膜的孔洞；在所述孔洞中形成第一晶体管结构；形成覆盖所述掩膜和所述第一晶体管结构的外延层；刻蚀所述外延层，以形成第二晶体管结构，所述第二晶体管结构位于所述掩膜表面，并且与所述第一晶体管结构不交叠。本发明通过掩膜将第一晶体管结构和第二晶体管结构隔离开来，无需采用刻蚀孔洞以及介质填充的方式进行隔离，有利于提高半导体器件的小型化程度。
- 一种三相逆变功率芯片及其制备方法-201910635287.8
- 陈道坤;敖利波;史波;曾丹;曹俊 - 珠海格力电器股份有限公司
- 2019-07-15 - 2023-07-21 - H01L21/8252
- 本发明涉及芯片技术领域，公开了一种三相逆变功率芯片及其制备方法，该制备方法包括在衬底上形成有源区和位于有源区之外的隔离区，在每个有源区中形成晶体管的源极、漏极和栅极，在隔离区形成第一焊盘、第二焊盘、第三焊盘和第四焊盘，将芯片的源极、漏极和栅极均延伸至与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘，并将晶体管的源极、漏极和栅极和与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘电性连接。采用本发明提供的三相逆变功率芯片的制备方法制备的三相逆变功率芯片，提高了集成度且减小了芯片间的寄生电感，从而提高了电路的工作效率。
- GaN HEMT集成器件及其制备方法-202011644486.4
- 许明伟;李海滨;樊晓兵 - 深圳市汇芯通信技术有限公司
- 2020-12-31 - 2023-03-07 - H01L21/8252
- 本申请实施例公开了一种GaNHEMT集成器件及其制备方法，该方法包括：在衬底上制备缓冲层，并在缓冲层上外延形成第一外延层和第二外延层；在第二外延层的上表面沉积第一介质层和盖帽层，该盖帽层用于制备所述GaNHEMT器件的参考栅极；在参考栅极的外侧形成栅极外墙，并根据参考栅极和栅极外墙为掩膜外延形成重掺杂的第三外延层；将参考栅极制备为栅极以及制备源漏极。可见，本申请实施例，有利于制备低成本高产量的GaN射频HEMT集成器件，缩小集成器件尺寸，实现全自对准和小尺寸结构的栅极工艺集成方法，减小源漏极到栅极的寄生电阻，提升GaN HEMT集成器件在射频和毫米波应用中的性能。
- 一种带悬臂梁结构的GaN太赫兹单片电路及管芯的制造方法-202211259727.2
- 代鲲鹏;潘斌;张凯;吴少兵;林罡;章军云 - 中国电子科技集团公司第五十五研究所
- 2022-10-14 - 2023-01-06 - H01L21/8252
- 本发明涉及半导体制造技术领域，具体涉及一种带悬臂梁结构的GaN太赫兹单片电路及管芯的制造方法，带悬臂梁结构的GaN太赫兹单片电路及管芯，包括：衬底、位于衬底上的GaN、位于GaN上的器件、位于衬底上的金属层电路以及位于GaN上的悬臂梁；本发明完全兼容目前主流的各种GaN微波功率器件和MMIC工艺，采用刻蚀特定区域衬底和GaN的方式使电路大部分区域与圆片分离，最后结合传统划片工艺将太赫兹单片电路及管芯从圆片上完全分离出来，既形成了悬臂梁结构同时也避免划片工艺对悬臂梁造成损伤，使带悬臂梁结构的GaN太赫兹单片电路及管芯具备大规模批量生产的能力。
- 共享结构特征的III族HEMT和电容器-202180020744.8
- E·琼斯;J·费希尔 - 沃孚半导体公司
- 2021-01-13 - 2022-10-25 - H01L21/8252
- 共同形成在集成电路上的高迁移率电子晶体管HEMT（10）和电容器（14、18、20、22、24）共享至少一个结构特征，由此紧密地集成两个组件。在一个实施例中，共享的特征可以是HEMT（10）的2DEG沟道，该2DEG沟道也代替常规电容器（12）的基底金属层起作用。在另一实施例中，电容器（14，18，20，22，24）的介电层可以在形成HEMT（10）的钝化步骤中形成。在另一实施例中，HEMT（10）的金属接触部（例如，源极、栅极或漏极接触部）包括电容器（22）的金属层或接触部。在这些实施例中，通过利用一个或多个在HEMT（10）的制造中已经执行的处理步骤，消除了形成常规电容器（12）所需的一个或多个处理步骤。
- 一种集成MIS-HEMT器件和GaN混合阳极二极管的方法及应用-202110146397.5
- 张斌;王金延;李梦军;陶倩倩;王鑫;汪晨;吴文刚 - 北京大学
- 2021-02-02 - 2022-08-02 - H01L21/8252
- 本发明公开了一种集成MIS‑HEMT器件和GaN混合阳极二极管的方法及应用,属于电力电子技术中功率半导体器件领域。本发明将MIS‑HEMT器件和GaN混合阳极二极管在器件宽度方向上进行交叉设置，形成叉指并联结构，且MIS‑HEMT器件和GaN混合阳极二极管采用同样的湿法刻蚀工艺。与现有技术相比，本发明制备的开关器件具有正向阈值电压、更高正、反向导通电流以及更低反向开启电压，从而提升整个器件的击穿电压，实现更低的开关损耗、更小的占用面积以及更高的转换速率以及更高的工作电压。
- 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用-202110141718.2
- 张斌;王金延;李梦军;陶倩倩;王鑫;汪晨;吴文刚 - 北京大学
- 2021-02-02 - 2022-08-02 - H01L21/8252
- 本发明公开了一种集成MIS‑HEMT器件和GaN肖特基二极管的方法及应用,属于电力电子技术中功率半导体器件领域。本发明将MIS‑HEMT器件和GaN肖特基二极管在器件宽度方向上进行交叉设置，形成叉指并联结构，且MIS‑HEMT器件和GaN肖特基二极管采用同样的湿法刻蚀工艺。与现有技术相比，本发明制备的开关器件具有正向阈值电压、更高正、反向导通电流以及更低反向开启电压，从而提升整个器件的击穿电压，实现更低的开关损耗、更小的占用面积以及更高的转换速率以及更高的工作电压。
- 一种N面GaN基p、n沟道器件集成结构及其制备方法-202210013550.1
- 侯斌;牛雪锐;王博麟;杨凌;武玫;张濛;王冲;马晓华;郝跃 - 西安电子科技大学
- 2022-01-06 - 2022-07-08 - H01L21/8252
- 本发明公开了一种N面GaN基p、n沟道器件集成结构及其制备方法，包括：提供第一衬底并生长外延结构；去除第一预设区域内的p‑GaN层，并在第二预设区域内刻蚀形成第一凹槽；在p‑GaN层表面沉积形成SiN层；在SiN层表面键合第二衬底，翻转样品并刻蚀掉第一衬底及GaN缓冲层；刻蚀电隔离区域、n沟道器件有源区和p沟道器件有源区；制作n沟道器件和p沟道器件的源、漏极；刻蚀n沟道器件的GaN层形成第二凹槽并沉积Al
- 集成器件制造方法及相关产品-201911007971.8
- 樊永辉;张惠婷 - 深圳市汇芯通信技术有限公司
- 2019-10-22 - 2022-06-28 - H01L21/8252
- 本申请实施例公开了一种集成器件制造方法及相关产品，方法包括：提供晶圆，并在所述晶圆上设置第一外延层和第二外延层，得到第一形态集成器件；对所述第一形态集成器件执行预设的正面制造工艺，形成滤波器和功率放大器正面组件，得到第二形态集成器件；对所述第二形态集成器件包含的滤波器、功率放大器和初始晶圆执行晶圆键合，并且执行预设的背面制造工艺，得到所述集成器件。采用本方法，通过将滤波器和功率发大器集成在同一个芯片上，可以减小器件的尺寸，提高器件的性能，简化生产工艺，降低生产成本。
- 一种N面GaN基CMOS器件及其制备方法-202210013572.8
- 武玫;牛雪锐;侯斌;杨凌;张濛;朱青;王冲;马晓华;郝跃 - 西安电子科技大学
- 2022-01-06 - 2022-05-06 - H01L21/8252
- 本发明提供的一种N面GaN基CMOS器件及其制备方法，通过在Si衬底上外延生长GaN缓冲层以及p‑GaN/AlGaN/GaN异质结，通过光刻选区刻蚀固定区域的p‑GaN层，随即将p‑GaN刻蚀凹槽区用绝缘介质填充。完成上述处理后，将绝缘介质使用化学机械抛光后，键合在Si(100)衬底。反转外延层，在留有p‑GaN层的区域上制备n沟道器件，并使栅区域和p‑GaN区域对齐。同时制备p沟道器件，最后将n沟道器件和p沟道器件的漏电极互联，实现CMOS器件。与传统的Ga面p沟道器件制备工艺相比，本发明能够使p沟道器件有较高的空穴迁移率，制备的CMOS结构的特性更优化。
- 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法-201810811324.1
- 杨凌;马晓华;芦浩;宓珉翰;侯斌;周小伟;祝杰杰;郝跃 - 西安电子科技大学
- 2018-07-23 - 2022-02-18 - H01L21/8252
- 本发明涉及一种基于氮化镓的宽摆幅双向限幅电路的制备方法，包括制作PIN二极管、肖特基二极管以及GaN基器件，并将PIN二极管和肖特基二极管并联后通过金属互联工艺与GaN基器件连接，从而完成基于氮化镓的宽摆幅双向限幅电路的制备。本发明实施例，通过采用将PIN二极管和肖特基二极管并联再与GaN基器件的栅极连接的电路，可以实现电路的自我保护，同时满足器件能够承受正反向大功率信号的冲击，实现器件的双向保护。
- 一种低噪声值的半导体器件制造方法及器件-201910573633.4
- 陈智广;吴淑芳;林伟铭 - 福建省福联集成电路有限公司
- 2019-06-28 - 2021-12-10 - H01L21/8252
- 本发明公开一种低噪声值的半导体器件制造方法及器件，其中方法包括如下步骤：在外延片上制作源极和漏极金属；涂布第一光刻胶，并在增强型栅极底部形成开口；涂布第二光刻胶，并在增强型栅极底部上方形成上窄下宽的开口；进行金属沉积，使得金属沉积在增强型栅极底部，形成增强型栅极底部金属；去除第一光刻胶和第二光刻胶，涂布第三光刻胶，并在增强型栅极和耗尽型栅极底部上方形成上窄下宽的开口；进行金属沉积，使得金属沉积在增强型栅极底部金属上和耗尽型栅极底部，形成增强型栅极顶部金属和耗尽型栅极金属；去除第三光刻胶。本发明可以在不增加光罩、不增加额外制程步骤、不改变现有制程条件的条件下降低器件噪声值和提高射频性能。
- 一种氮化镓基宽摆幅线性化器件及制作方法-201810811364.6
- 马晓华;杨凌;王瑞泽;郝跃;周小伟;祝杰杰;侯斌;宓珉翰 - 西安电子科技大学
- 2018-07-23 - 2021-08-13 - H01L21/8252
- 本发明涉及一种氮化镓基宽摆幅线性化器件的制作方法，包括步骤：刻蚀AlGaN势垒层，在GaN缓冲层上形成PIN二极管制作区域；在刻蚀后的AlGaN势垒层上制作AlGaN/GaN HEMT器件，测试得到AlGaN/GaN HEMT器件的输入阻抗；在PIN二极管制作区域制作PIN二极管，使得PIN二极管的输出阻抗与输入阻抗共轭匹配；在PIN二极管和AlGaN/GaN HEMT器件上制作互联层，得到宽摆幅线性化器件。本发明实施例在功率放大器前加入PIN二极管，既可以实现电路宽摆幅，又可以提高功率放大器的线性度。
- 用于集成有功率管理和射频电路的片上系统(SOC)结构的III族-N晶体管-201710536570.6
- H·W·田;R·周;V·拉奥;N·慕克吉;M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;J·卡瓦列罗斯 - 英特尔公司
- 2011-12-19 - 2021-08-13 - H01L21/8252
- 利用基于能实现高Ft以及也具有充分高的击穿电压(BV)的III族‑氮化物(III‑N)的晶体管技术来集成RFIC与PMIC的片上系统(SoC)解决方案，以实现高电压和/或高功率电路。在实施例中，III组‑N晶体管结构容易进行缩放，以在很多相继代的器件中维持性能改善路线。在实施例中，III组‑N晶体管结构容易与IV族晶体管结构，例如平面和非平面硅CMOS晶体管技术进行单片集成。利用允许增强模式工作和良好栅极钝化的置换栅极技术形成具有一个或多个凹陷栅极、对称源极和漏极、再生长源极/漏极的平面和非平面HEMT实施例。
- 集成增强型和耗尽型的HEMT器件及其制备方法-202110299608.9
- 王哲力;蔡仙清;张辉;谷鹏;王晶晶;孙帆;刘胜厚;卢益锋;侯艺伟 - 厦门市三安集成电路有限公司
- 2021-03-19 - 2021-06-29 - H01L21/8252
- 一种集成增强型和耗尽型的HEMT器件及其制备方法，涉及半导体器件技术领域。该制备方法包括：在厚度在3nm至5nm之间的势垒层上形成包括第一区域和第二区域的氮化硅钝化层；在第一区域形成增强型器件的源极金属和漏极金属、在第二区域形成耗尽型器件的源极金属和漏极金属，并通过高温退火形成欧姆接触；在氮化硅钝化层上沉积第二光刻胶层；定义出增强型器件的栅极区域；在增强型器件的栅极区域蒸镀栅极金属以形成增强型器件的栅极；去除第二光刻胶层；在第二区域形成耗尽型器件的栅极。该集成增强型和耗尽型的HEMT器件的制备方法对栅槽损伤小、栅控能力强、饱和电流大、结构可靠性高。
- 一种基于氮化镓/铝镓氮异质结的电压传感器及制备方法-201911283736.3
- 万景;刘冉;叶怀宇;张国旗 - 深圳第三代半导体研究院
- 2019-12-13 - 2021-06-15 - H01L21/8252
- 本发明提出一种基于氮化镓/铝镓氮异质结的电压传感器及制备方法，传感器包括环形振荡器，所述环形振荡器包括n个倒相器，所述每个倒相器结构从下到上依次为：衬底、氮化镓缓冲层、铝镓氮层。振荡器建立在氮化镓/铝镓氮的高电子迁移率的异质结衬底上，相对于传统的电力信号无线传感系统，本传感器通过压控环形振荡器直接将电压信号转换为调频信号，系统结构简单高效。此外，系统使用氮化镓基的衬底，具有耐高压击穿，抗干扰能力强和发射频率高的优点。
- 具有增强模式和耗尽模式晶体管二者的单片微波集成电路-201980052276.5
- S·斯瑞拉姆;J·高;J·费舍;S·什帕德 - 克里公司
- 2019-05-14 - 2021-03-19 - H01L21/8252
- 一种基于氮化镓的单片微波集成电路包括基板(110)、基板上的沟道层(130)和沟道层上的阻挡层(140)。在阻挡层的顶表面中提供凹部(412)。在阻挡层上与沟道层相对地提供第一栅电极、第一源电极和漏电极，其中，第一栅电极(210、310)的底表面与阻挡层直接接触。在阻挡层上与沟道层相对地还提供第二栅电极(410)、第二源电极(420)和第二漏电极(430)。在阻挡层中的凹部中提供栅绝缘层(412)，并且第二栅电极与阻挡层相对地在栅绝缘层上并延伸到凹部中。第一栅电极、第一源电极和第一漏电极包括耗尽模式晶体管(200、300)的电极，并且第二栅电极、第二源电极和第二漏电极包括增强模式晶体管(400)的电极。
- 一种基于肖特基二极管的毫米波过保护电路及其制备方法-201810811142.4
- 杨凌;马晓华;芦浩;侯斌;宓珉翰;祝杰杰;周小伟;郝跃 - 西安电子科技大学
- 2018-07-23 - 2020-12-29 - H01L21/8252
- 本发明涉及一种基于肖特基二极管的毫米波过保护电路的制备方法，包括制作正向肖特基二极管、反向肖特基二极管以及GaN基器件，并将正向肖特基二极管和反向肖特基二极管并联后通过金属互联工艺与GaN基器件连接，从而完成基于肖特基二极管的毫米波过保护电路的制作。本发明实施例，通过采用将正向肖特基二极管和反向肖特基二极管并联再与GaN基器件的栅极连接的电路，可以实现电路的自我保护，同时满足器件能够承受正反向大功率信号的冲击，实现器件的双向保护。
- 基于双沟道栅的GaN器件及其制备方法-202010840348.7
- 马飞;邹鹏辉;郑礼锭;蔡泉福 - 浙江集迈科微电子有限公司
- 2020-08-20 - 2020-11-20 - H01L21/8252
- 本发明提供一种基于双沟道栅的GaN器件及其制备方法，制备方法包括：提供半导体衬底，形成外延结构，形成源极电极及漏极电极，刻蚀部分外延结构的势垒层和外延帽层，得到交替排布的凹槽结构和凸出结构，形成栅介质层及栅极层。本发明在GaN沟道层上形成交替排布的第一器件和第二器件，可以是交替排布的MOS器件结构和HEMT器件结构，从而可以基于二者提高整体GaN器件的线性度。本发明栅氧采用BeO，同时增强极化效应及散热，源极电极及漏极电极的材料采用TixAly层，通过不含金的Ti‑Al合金薄膜实现直接接触的欧姆接触，有利于保持高导电性2DEG，有助于获得较低的接触电阻和较平坦的接触界面，同时与Si工艺兼容。
- 集成型GaN器件及其制备方法-202010840368.4
- 马飞;邹鹏辉;郑礼锭;蔡泉福 - 浙江集迈科微电子有限公司
- 2020-08-20 - 2020-11-13 - H01L21/8252
- 本发明提供一种集成型GaN器件及其制备方法，制备方法包括：在半导体外延结构上制备不同器件的源漏电极，制备器件隔离结构，刻蚀外延帽层和势垒层，制备显露GaN沟道层的栅极开口，外延帽层及势垒层采用不同工艺去除，制备栅介质层及栅极结构，得到不同器件，再制备互连电极结构，实现器件互连。本发明在同一半导体外延衬底上有效集成了第一器件和第二器件，为电路设计提供多种可行性设计，减少了寄生及成本。通过工艺设计，除栅极开口的刻蚀外，其他步骤都同时进行，不增加工艺难度，在提升器件整体性能的同时节约了后道封装成本。对于形成栅极开口过程中的外延帽层及势垒层的刻蚀，可以更好的控制刻蚀精度，避免传统刻蚀对材料造成的破坏。
- 集成器件制造方法及相关产品-202010339340.2
- 樊永辉;曾学忠;樊晓兵;许明伟 - 深圳市汇芯通信技术有限公司
- 2020-04-26 - 2020-08-14 - H01L21/8252
- 本申请实施例公开了一种集成器件制造方法及相关产品，所述集成器件包括至少一个磷化铟高电子迁移率晶体管(InP HEMT)和至少一个LC滤波器。制作方法包括：提供晶圆，并在所述晶圆上设置外延结构；针对所述外延结构执行InP HEMT制造工艺，同时制作电感和电容，形成滤波器。设置金属连线和/或空气桥以连接功率放大器与滤波器的电感和电容，形成功率放大器与滤波器的集成芯片。InP HEMT适用于制作基于InP HEMT的、应用于毫米波和太赫兹通信的功率放大器、低噪放大器以及射频开关。将不同的器件制作在同一芯片上，提高产品的集成度，减小产品尺寸，提升产品性能。
- 一种无线电压传感器及其制备方法-201911285609.7
- 万景;刘冉;叶怀宇;张国旗 - 深圳第三代半导体研究院
- 2019-12-13 - 2020-05-08 - H01L21/8252
- 本发明提出一种无线电压传感器及其制备方法，电力传输线上的交流高压经整流电路转换为直流低压，通过该电压传感器将电压信号转换为调频制式的射频信号，传感器中的部分晶体管替换成电阻丝，减小了占用面积，使得电路整体结构更加简单，此外电阻振荡器建立在氮化镓/铝镓氮的高电子迁移率的异质结衬底上，发射端无需复杂的缓冲放大，数模转换和中央控制器，同时具有耐高压击穿，抗干扰能力强和发射频率高的优点。
- 具有辅助栅极结构的功率半导体器件-201880059804.5
- 弗洛林·乌德雷亚;洛伊佐斯·埃夫蒂米乌;焦尔贾·隆戈巴尔迪 - 剑桥企业有限公司
- 2018-07-13 - 2020-05-01 - H01L21/8252
- 本公开涉及GaN技术中的功率半导体器件。本公开提出了集成的辅助栅极端子(15)和下拉网络，以实现具有高于2V的阈值电压、低栅极泄漏电流和增强的切换性能的常断(E‑模式)GaN晶体管。高阈值电压GaN晶体管具有高压有源GaN器件(205)和低压辅助GaN器件(210)，其中高压GaN器件具有连接到集成辅助低压GaN晶体管的源极的栅极和为外部高压漏极端子的漏极以及为外部源极端子的源极，而低压辅助GaN晶体管具有连接到用作外部栅极端子的漏极(第二辅助电极)的栅极(第一辅助电极)。在其他实施例中，用于断开高阈值电压GaN晶体管的下拉网络由二极管、电阻器或与低压辅助GaN晶体管并联连接的两者的并联连接来形成。
- 一种双极性晶体管和场效应晶体管的整合结构及其制备方法-201911220061.8
- 李珂 - 李珂
- 2019-12-03 - 2020-03-31 - H01L21/8252
- 本发明涉及晶体管技术领域，具体来说是一种双极性晶体管和场效应晶体管的整合结构及其制备方法，采用一磊晶层结构进行制备，而后通过蚀刻在所述的基板上分别定义出双极性晶体管区域和场效应晶体管区域。本发明同现有技术相比，其优点在于：本发明不但可以提高组件或电路的工作效率，还可以可降低组件制作上的成本，提高两种晶体管散热的效率，在相同的氮化镓磊晶层上，能同时制作出异质接面双极性晶体管与增强式高电子移导率晶体管，简化了制备工艺并降低了制备成本，且优选地，两种晶体管都具有背沟槽与背金属的设计，利用背沟槽与背金属之设计改善电流路径并提高两种晶体管的散热效率。
- 一种InP PIN光电探测器集成器件的制作方法-201611228235.1
- 陈一峰 - 成都海威华芯科技有限公司
- 2016-12-27 - 2019-07-19 - H01L21/8252
- 本发明涉及一种InP PIN光电探测器集成器件的制作方法，即将InP PIN光电探测器、InGaP HBT跨阻放大器（TIA）、GaAs PN限幅器和GaAs pHEMT低噪放通过外延层设计，实现光接收组件的器件极集成，从而使以下设想成为可能：在光纤通信中，光信号进入光接收机，通过PIN光电探测器，将光信号转化为电流信号，InGaP HBT TIA将电流信号放大后，通过GaAs PN限幅器，将电信号传输给GaAs pHEMT低噪放，最后传输给后端的信号处理芯片。
- 半导体装置及其制造方法-201610509548.8
- 冈本直哉;美浓浦优一 - 富士通株式会社
- 2010-10-20 - 2019-03-19 - H01L21/8252
- 本发明的半导体装置设有：GaN层(2)、与GaN层(2)的Ga面形成肖特基接合的阳极电极(4)以及位于阳极电极(4)的至少一部分与GaN层(2)之间的InGaN层(3)。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
