[发明专利]电介质界面中具有电荷俘获的紧凑型非易失性存储器器件有效
| 申请号： | 201711106086.6 | 申请日： | 2017-11-10 |
| 公开（公告）号： | CN108110009B | 公开（公告）日： | 2023-02-03 |
| 发明（设计）人： | F·拉罗萨;S·尼埃尔;A·雷尼耶 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | H01L27/105 | 分类号： | H01L27/105;G11C11/401 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;董典红 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及电介质界面中具有电荷俘获的紧凑型非易失性存储器器件。每个存储器单元是在电介质界面中具有电荷俘获的类型，并且包括可由埋置在衬底中的垂直选择晶体管选择并且包括埋置的选择栅极的状态晶体管。存储器单元的列包括双生存储器单元对。双生存储器单元对中的两个选择晶体管具有共同的选择栅极，并且双生存储器单元对中的两个状态晶体管具有共同的控制栅极。对于每一对双生存储器单元，该器件还包括电介质区域，电介质区域位于控制栅极和衬底之间并且与共同的选择栅极重叠，以便在选择栅极的任一侧上形成分别专用于两个双生存储器单元的两个电荷俘获电介质界面。 | ||
| 搜索关键词： | 电介质 界面 具有 电荷 俘获 紧凑型 非易失性存储器 器件 | ||
【主权项】：
1.一种存储器器件，包括：存储器层面，所述存储器层面包括非易失性存储器单元的行和列，所述存储器层面被设置在半导体衬底中；其中，每个存储器单元包括用于电荷俘获的电介质界面和状态晶体管，所述状态晶体管由埋置在所述衬底中的垂直选择晶体管可选择并且包括埋置的选择栅极；其中，所述存储器单元的列包括双生存储器单元对，每一对包括第一存储器单元和第二存储器单元；其中，所述每一对的所述第一存储器单元和所述第二存储器单元的所述选择晶体管具有共同的选择栅极；其中，所述每一对的所述第一存储器单元和所述第二存储器单元的所述状态晶体管具有共同的控制栅极；其中，对于每一对双生存储器单元，电介质区域位于所述共同的控制栅极和所述衬底之间并且与所述共同的选择栅极重叠，以便在所述选择栅极的任一侧上形成两个电荷俘获电介质界面，所述两个电荷俘获电介质界面分别专用于所述第一存储器单元和所述第二存储器单元；其中，存储器单元的每一列包括两个位线；其中，同一列的两个相邻的双生存储器单元不被链接到同一位线；其中，同一列的两个相邻的非双生存储器单元被链接到同一位线；以及其中，所述栅极驱动线被链接到同一行的存储器单元的状态晶体管的控制栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711106086.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体器件-202310219838.9
- 朴桐湜;申树浩;白哲昊 - 三星电子株式会社
- 2023-03-08 - 2023-10-17 - H01L27/105
- 公开了半导体器件。所述半导体器件可包括：基底，包括单元阵列区域；数据存储结构，设置在基底的单元阵列区域上，数据存储结构包括底部电极、在底部电极上的顶部电极、以及在底部电极与顶部电极之间的介电层；阻挡层，设置在顶部电极的顶表面上；下部层间绝缘层，设置在阻挡层上；以及下部接触件，穿透下部层间绝缘层并电连接到顶部电极。下部接触件的侧表面的至少一部分接触阻挡层。
- 设备以及相关联方法-201710015465.8
- 巴里·怀恩;马克·安杰伊·加赫达 - 安世有限公司
- 2017-01-10 - 2023-07-04 - H01L27/105
- 本发明揭示一种半导体布置，该半导体布置包括：常开晶体管，该常开晶体管具有第一和第二主端以及控制端；常关晶体管，该常关晶体管具有第一和第二主端以及控制端，该晶体管通过该常开晶体管的该主端中的一个主端与该常关晶体管的该主端中的一个主端之间的连接而连接在共源共栅布置中；电流源布置，该电流源布置连接到该连接上的节点并且被配置成通过提供预定电流而提供用于控制在该常开和常关晶体管的所述节点处的电压，其中该半导体布置包括：III‑V半导体类型的第一半导体管芯，该第一半导体管芯具有形成于其中的该常开晶体管；以及第二半导体管芯，该第二半导体管芯具有形成于其中的该常关晶体管，该电流源布置形成于该第一和/或第二半导体管芯中。
- 集成级联器件及其制备方法-201811368406.X
- 刘东庆 - 比亚迪半导体股份有限公司
- 2018-11-16 - 2023-05-16 - H01L27/105
- 本发明提供了包括SiC JFET和Si MOSFET的集成级联器件及其制备方法。包括SiC JFET和Si MOSFET的集成级联器件包括：第一外延层包括基底和设置在基底的上表面的中间部分的凸台；第二外延层设置在所述基底的上方，且位于凸台左右方向上相对的两侧；隔离氧化层设置在第一外延层和第二外延层之间；其中，Si MOSFET漏极区和Si MOSFET源极区均从第二外延层的上表面向第二外延层中延伸，SiC JFET栅极区和SiC JFET源极区均从凸台的上表面向第一外延层中延伸。工艺比较容易实现，可实施性强，且连接性好，即使出现断路等问题，在生产过程中也比较容易发现和检修。
- 半导体器件及其制造方法-202210773731.4
- 金承焕;闵庚勋;陈一燮 - 爱思开海力士有限公司
- 2022-07-01 - 2023-04-11 - H01L27/105
- 一种用于制造半导体器件的方法，包括：形成刻蚀停止件焊盘，所述刻蚀停止件焊盘包括在衬底之上的牺牲插塞和在牺牲插塞之上的牺牲焊盘；在刻蚀停止件焊盘之上形成刻蚀目标层；通过刻蚀该刻蚀目标层并在牺牲焊盘处停止刻蚀来形成多个开口；通过开口去除牺牲焊盘和牺牲插塞来形成气隙；以及形成填充开口和气隙的间隙填充层。
- 兼具数据分析功能的存储器-202010416475.4
- 张国飙 - 杭州海存信息技术有限公司
- 2017-03-07 - 2023-04-07 - H01L27/105
- 兼具数据分析功能的存储器是对分布式模式处理器的拓展，它根据输入的关键词对自身存储的用户数据进行本地检索。该存储器含有多个存储处理单元，每个存储处理单元都含有一个包括字符串匹配电路的模式处理电路和至少一个存储至少部分用户数据的三维存储（3D‑M）阵列。模式处理电路中的所有晶体管均位于一半导体衬底中；3D‑M阵列中的所有存储元均不位于任何半导体衬底中。
- 单晶半导体结构的裸片上形成-202210925717.1
- J·B·赫尔;A·A·卡恩德卡尔;刘鸿威;S·查杰德 - 美光科技公司
- 2022-08-03 - 2023-04-04 - H01L27/105
- 本申请涉及单晶半导体结构的裸片上形成。在一些实例中，半导体材料层可沉积在存储器单元的一或多个叠组上方并且被划分成一组贴片。可基于几乎或部分地熔化所述半导体材料而形成每个贴片的相应结晶布置，使得成核位点保持在所述半导体材料中，相应结晶布置可从所述成核位点生长。晶体管的沟道部分可至少部分地通过掺杂所述半导体材料的所述结晶布置的区来形成。因此，所述存储器单元的操作可由下部电路系统(例如，至少部分地由结晶半导体衬底的掺杂部分形成)和上部电路系统(例如，至少部分地由半导体的沉积在所述存储器单元上方并且以原位结晶布置形成的掺杂部分形成)支持。
- 电池管理芯片封装方法、芯片、系统及电子设备-202211480227.1
- 李杰;杨小华 - 深圳市创芯微微电子有限公司
- 2022-11-24 - 2023-03-31 - H01L27/105
- 本发明公开了电池管理芯片封装方法、芯片、系统及电子设备。该电池管理芯片封装方法，包括：在晶圆上加工至少两个电池管理单元，每一电池管理单元包括开关晶体管，相邻两个电池管理单元中的开关晶体管并联；对晶圆进行划片处理，获取目标裸片，每一目标裸片包括至少一个电池管理单元；对每一目标裸片进行封装处理，获取电池管理芯片。本技术方案能够降低并联后的两个电池管理单元的内阻，进而减少并联后的两个电池管理单元的散热，提高并联后的两个电池管理单元的效率，进而提高电源管理芯片的工作效率。
- 半导体结构和半导体结构的制备方法-202110996603.1
- 沈宇桐 - 长鑫存储技术有限公司
- 2021-08-27 - 2023-03-24 - H01L27/105
- 本申请实施例涉及半导体领域，提供一种半导体结构及其制备方法，其中，半导体结构包括：衬底，衬底包括核心区以及外围区，且核心区的衬底内具有第一栅极，核心区的第一栅极相对两侧的衬底内具有第一掺杂区，衬底暴露出第一掺杂区的顶面，第一掺杂区的顶面具有介质层；外围区的衬底上具有第二栅极，外围区的第二栅极相对两侧的衬底内具有第二掺杂区；第一导电柱，所述第一导电柱位于所述第一掺杂区内，且凸出于所述衬底表面；第二导电柱，第二导电柱位于第二掺杂区内，且凸出于衬底表面，且第二导电柱位于第二掺杂区内的深度小于第一导电柱位于第一掺杂区内的深度，可以解决现有半导体结构结深变浅，接触通孔过深导致的衬底漏电过大的问题。
- 电介质界面中具有电荷俘获的紧凑型非易失性存储器器件-201711106086.6
- F·拉罗萨;S·尼埃尔;A·雷尼耶 - 意法半导体(鲁塞)公司
- 2017-11-10 - 2023-02-03 - H01L27/105
- 本申请涉及电介质界面中具有电荷俘获的紧凑型非易失性存储器器件。每个存储器单元是在电介质界面中具有电荷俘获的类型，并且包括可由埋置在衬底中的垂直选择晶体管选择并且包括埋置的选择栅极的状态晶体管。存储器单元的列包括双生存储器单元对。双生存储器单元对中的两个选择晶体管具有共同的选择栅极，并且双生存储器单元对中的两个状态晶体管具有共同的控制栅极。对于每一对双生存储器单元，该器件还包括电介质区域，电介质区域位于控制栅极和衬底之间并且与共同的选择栅极重叠，以便在选择栅极的任一侧上形成分别专用于两个双生存储器单元的两个电荷俘获电介质界面。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
