“A·A·卡恩德卡尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]单晶半导体结构的裸片上形成-CN202210925717.1在审
发明人： J·B·赫尔;A·A·卡恩德卡尔;刘鸿威;S·查杰德 -专利权人：美光科技公司
申请日： 2022-08-03 - 公布日： 2023-04-04 - 主分类号： H01L27/105 文献下载
摘要：本申请涉及单晶半导体结构的裸片上形成。在一些实例中，半导体材料层可沉积在存储器单元的一或多个叠组上方并且被划分成一组贴片。可基于几乎或部分地熔化所述半导体材料而形成每个贴片的相应结晶布置，使得成核位点保持在所述半导体材料中，相应结晶布置可从所述成核位点生长。晶体管的沟道部分可至少部分地通过掺杂所述半导体材料的所述结晶布置的区来形成。因此，所述存储器单元的操作可由下部电路系统(例如，至少部分地由结晶半导体衬底的掺杂部分形成)和上部电路系统(例如，至少部分地由半导体的沉积在所述存储器单元上方并且以原位结晶布置形成的掺杂部分形成)支持。
半导体结构裸片上形成

[发明专利]竖直晶体管-CN202111029910.9在审
发明人：李宜芳;刘鸿威;陆宁;A·A·卡恩德卡尔;J·B·赫尔;S·博尔萨里 -专利权人：美光科技公司
申请日： 2021-09-03 - 公布日： 2022-06-14 - 主分类号： H01L29/78 文献下载
摘要：一种竖直晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面，且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有小于20纳米的平均晶粒度。所述顶部界面处或所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。公开其它实施例及方面。
竖直晶体管

[发明专利]垂直晶体管，集成电路，以及形成垂直晶体管及集成电路的方法-CN202111090814.5在审
发明人：刘鸿威;V·N·安东诺夫;A·A·恰范;D·F·范;J·B·赫尔;A·A·卡恩德卡尔;M·R·拉斯卡尔;A·廖;X-F·林;M·纳哈尔;I·V·瓦西里耶沃 -专利权人：美光科技公司
申请日： 2021-09-17 - 公布日： 2022-03-29 - 主分类号： H01L29/10 文献下载
摘要：本申请案的实施例涉及一种垂直晶体管、集成电路，以及形成垂直晶体管及集成电路的方法。一种形成垂直晶体管的方法，所述垂直晶体管包括顶部源极/漏极区、底部源极/漏极区、垂直地位于所述顶部与底部源极/漏极区之间的沟道区，以及可操作地横向邻近所述沟道区的栅极，所述方法包括在多个时间间隔的微波退火步骤中，使至少所述沟道区微波退火。所述多个时间间隔的微波退火步骤使所述沟道区中的元素形式H的平均浓度从其在所述多个时间间隔的微波退火步骤开始之前的情况降低。元素形式H的所述降低的平均浓度为0.005到小于1原子百分比。本发明揭示结构实施例。
垂直晶体管集成电路以及形成方法

[发明专利]晶体管及形成集成电路系统的方法-CN202080056191.7在审
发明人：刘鸿威;S·查杰德;J·B·赫尔;A·A·卡恩德卡尔 -专利权人：美光科技公司
申请日： 2020-07-27 - 公布日： 2022-03-18 - 主分类号： H01L29/792 文献下载
摘要：晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直地处于所述顶部及底部源极/漏极区之间的沟道区，及以操作方式横向邻近于所述沟道区的栅极。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的至少一个是结晶的。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有晶粒具有彼此相差在0.064pm3内的平均晶体尺寸。公开包含方法的其它实施例。
晶体管形成集成电路系统方法

[发明专利]半导体结构形成-CN202011211016.9在审
发明人：胡申;刘鸿威;李晓;解志强;C·施塔勒;J·B·赫尔;A·A·卡恩德卡尔;T·A·菲古拉 -专利权人：美光科技公司
申请日： 2020-11-03 - 公布日： 2021-06-22 - 主分类号： H01L27/108 文献下载
摘要：本申请案涉及半导体结构形成。实例设备包含形成衬底材料的工作表面。所述实例设备包含形成于所述衬底材料的所述工作表面上的两个半导体结构之间的沟槽。所述实例设备进一步包含形成于与分离第一源极/漏极区域与第二源极/漏极区域的沟道区域对置的所述半导体结构的相邻侧壁上的存取线。所述实例设备进一步包含形成于所述半导体结构的所述侧壁的一部分之上的时控形成抑制剂材料。所述实例设备进一步包含形成于所述半导体结构之上以围封所述存取线之间的非实心空间的电介质材料。
半导体结构形成

[发明专利]形成半导体结构的方法-CN202010320675.X在审
发明人： S·幕克吉;胡申;A·A·卡恩德卡尔;S·H·昌;解志强 -专利权人：美光科技公司
申请日： 2020-04-22 - 公布日： 2020-11-17 - 主分类号： H01L21/8242 文献下载
摘要：本申请涉及形成半导体结构的方法。描述了与使用混合氧化形成半导体相关的方法、设备和系统。一种实例方法包含在半导体衬底中形成用以创建隔离区的开口。实例方法进一步包含以第一氧化速率将第一电介质沉积到所述隔离区中。实例方法进一步包含以第二氧化速率将第二电介质沉积到所述隔离区中。
形成半导体结构方法