[发明专利]用于高电压应用的具有改良的终端结构的沟槽DMOS器件有效
| 申请号： | 201180014434.1 | 申请日： | 2011-03-08 |
| 公开（公告）号： | CN102884631A | 公开（公告）日： | 2013-01-16 |
| 发明（设计）人： | 许志维;弗洛林·乌德雷亚;林意茵 | 申请（专利权）人： | 威世通用半导体公司 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 刘光明;穆德骏 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种用于功率晶体管的终端结构。该终端结构包括具有有源区和终端区的半导体衬底。该衬底具有第一导电类型。终端沟槽位于该终端区中并且从该有源区的边界朝向该半导体衬底的边缘延伸。具有第二导电类型的掺杂区被布置在该终端沟槽的下方的衬底中。在与该边界邻近的侧壁上形成MOS栅极。该掺杂区从与该边界分隔开的该MOS栅极的一部分的下方朝向该半导体衬底的边缘延伸。终端结构氧化层被形成在覆盖该MOS栅极的一部分的该终端沟槽上并且朝向该衬底的边缘延伸。 | ||
| 搜索关键词： | 用于 电压 应用 具有 改良 终端 结构 沟槽 dmos 器件 | ||
【主权项】：
一种用于功率晶体管的终端结构，所述终端结构包括：半导体衬底，所述半导体衬底具有有源区和终端区，该衬底具有第一导电类型；终端沟槽，所述终端沟槽位于所述终端区中并且从所述有源区的边界朝向所述半导体衬底的边缘延伸；掺杂区，所述掺杂区具有第二导电类型，布置在所述终端沟槽下方的所述衬底中；MOS栅极，所述MOS栅极形成在与所述边界邻近的侧壁上，其中所述掺杂区从所述MOS栅极的一部分的下方朝向所述半导体衬底的边缘延伸；终端结构氧化层，所述终端结构氧化层形成在覆盖所述MOS栅极的一部分的所述终端沟槽上，并且朝向所述衬底的边缘延伸；第一导电层，所述第一导电层形成在所述半导体衬底的背面上；以及第二导电层，所述第二导电层形成在所述有源区、所述MOS栅极的暴露部分的顶部，并且延伸以覆盖所述终端结构氧化层的一部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威世通用半导体公司，未经威世通用半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180014434.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 自对准外延接触流-201880017658.X
- 张郢;舒伯特·S·楚;鲍新宇;瑞加娜.杰曼尼.弗雷德;华·春 - 应用材料公司
- 2018-01-09 - 2019-11-05 - H01L29/66
- 提供用于形成诸如FinFET的半导体器件的方法。在一个实施方式中，用于形成FinFET器件的方法包含移除多个鳍片中的每个鳍片的一部分，且每个鳍片的剩余部分从介电表面凹陷。方法进一步包含在每个鳍片的剩余部分上形成特征，利用介电材料填充在相邻特征之间形成的间隙，移除特征，和在每个鳍片的剩余部分上形成填充材料。因为特征的形状受控制，所以可控制填充材料的形状。
- 半导体器件的形成方法-201510367484.8
- 张海洋;洪中山 - 中芯国际集成电路制造(上海)有限公司
- 2015-06-29 - 2019-11-01 - H01L29/66
- 一种半导体器件的形成方法，包括：提供基底以及位于基底表面的层间介质层，所述层间介质层内形成有暴露出基底表面的凹槽，凹槽包括沿鳍部延伸方向排列的第一区域、第二区域和第三区域；在凹槽的第一区域和第三区域形成非晶硅层，暴露出第二区域的第一功函数层表面；对第二区域的第一功函数层进行掺杂处理，将第二区域的第一功函数层转化为第二功函数层；去除所述第一区域的非晶硅层；对第三区域的非晶硅层进行退火处理，将第三区域的第一功函数层转化为第三功函数层；在所二功函数层表面、第三功函数层表面以及第一功函数层表面形成金属栅极。本发明同一金属栅极下方具有功函数值不同的三种功函数层，有效的改善形成的半导体器件的电学性能。
- 半导体器件及其形成方法-201510377767.0
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-07-01 - 2019-11-01 - H01L29/66
- 一种半导体器件及其形成方法，所述半导体器件包括：提供衬底，所述衬底表面具有第一鳍部，所述第一鳍部和衬底内具有阱区，所述阱区内具有第二类型离子；在所述第一鳍部内形成电阻区，所述电阻区内具有第一类型离子；在所述衬底表面形成隔离层，所述隔离层覆盖所述第一鳍部的部分侧壁，且所述隔离层的表面低于第一鳍部的顶部表面；形成横跨所述第一鳍部的栅极结构，所述栅极结构覆盖部分第一鳍部的侧壁和顶部表面以及部分隔离层表面；在所述栅极结构两侧的第一鳍部阱区内形成源区和漏区，所述源区和漏区内具有第一类型离子，且所述漏区与所述电阻区相连接。所述半导体器件性能改善。
- 具有透明导电和低折射率栅极的MOS电容式光学调制器-201580018242.6
- 陈宏民;徐千帆;杨莉;沈晓安 - 华为技术有限公司
- 2015-04-17 - 2019-11-01 - H01L29/66
- 一种金属氧化物半导体(MOS)光学调制器，包括：具有波导结构的掺杂半导体层；设置在所述掺杂半导体层的波导结构上的介电层；设置在所述介电层上的栅极区，其中所述栅极区包括折射率比硅低的透明导电材料；以及设置在所述栅极区上的金属接触。所述金属接触、所述栅极区和所述掺杂半导体层的波导结构彼此可以垂直排列。
- 使用金属栅第一方法来构建三维非易失性存储器器件-201880007436.X
- 李卫民 - 李卫民
- 2018-01-19 - 2019-10-11 - H01L29/66
- 公开了一种三维NAND存储器系统和制造方法。三维NAND存储器系统可以包括水平层的堆叠和垂直结构。可以在半导体衬底上形成水平层的堆叠。水平层的堆叠可以包括与多个绝缘层交替的多个栅电极层。栅电极层可以包括与绝缘线交替的导电线。绝缘线可以由绝缘材料形成。导电线由包括W的金属形成。垂直结构可以垂直延伸穿过水平层的堆叠。垂直结构可以包括阻挡电介质层、电荷存储层、沟道电介质层和垂直沟道结构。可以在阻挡电介质层上方形成电荷存储层。可以在电荷存储层上方形成沟道电介质层。沟道电介质层可以夹在垂直沟道结构和电荷存储层之间。在水平层的堆叠和阻挡电介质层之间的垂直结构中没有金属氮化物层。
- 铁电氧化物存储器器件-201880007437.4
- 李卫民 - 李卫民
- 2018-01-19 - 2019-10-11 - H01L29/66
- 公开了一种垂直铁电NAND存储器系统和制造方法。垂直铁电NAND存储器系统可以包括水平层的堆叠和垂直结构。可以在半导体衬底上形成水平层的堆叠。水平层的堆叠可以包括与多个绝缘层交替的多个栅电极层。栅电极层可以包括与绝缘线交替的导电线。绝缘线可以由绝缘材料形成。导电线由包括W的金属形成。垂直结构可以垂直延伸穿过水平层的堆叠。垂直结构可以包括铁电氧化物层、垂直沟道结构。垂直沟道结构可以由半导体材料形成。
- 基于三碘化铬的极化方向可控的自旋电流过滤器-201811083207.4
- 张平;李梦蕾;周梅;郑法伟 - 北京应用物理与计算数学研究所
- 2018-09-17 - 2019-10-08 - H01L29/66
- 本发明提供了一种基于三碘化铬的极化方向可控的自旋电流过滤器，包括：三碘化铬磁性膜、压电晶体和电源；电源的正极与压电晶体在垂直于电场方向上的一侧相连，电源的负极与压电晶体在垂直于电场方向上的另一侧相连；三碘化铬磁性膜在第一方向上的一边固定，三碘化铬磁性膜在第一方向上的另一边与压电晶体在垂直于形变方向上的一侧固定连接；三碘化铬磁性膜在第二方向上的边用于通过待自旋过滤的电流，第一方向和第二方向组成的平面与三碘化铬磁性膜的膜厚度方向垂直。该自旋电流过滤器通过压电晶体拉伸CrI3薄膜，将经过CrI3薄膜的非自旋极化的电流过滤成只有一个方向的自旋极化的电流，同时还可以控制输出电流的自旋极化方向。
- 用于自旋量子位的空缺中心的晶片级集成-201910221161.6
- N.K.托马斯;M.拉多萨夫耶维奇;S.达斯古普塔;R.皮拉里塞蒂;K.辛格;H.C.乔治;J.M.罗伯茨;D.J.米夏拉克;R.考迪洛;Z.R.约斯科维茨;L.拉姆珀特;J.S.克拉克 - 英特尔公司
- 2019-03-22 - 2019-10-01 - H01L29/66
- 用于自旋量子位的空缺中心的晶片级集成。本公开的实施例提出了用于在半导体衬底上集成空缺中心（VC）以用于形成基于VC的自旋量子位器件的两种方法。第一种方法基于使用用于在半导体衬底上集成VC岛的自组装过程。第二种方法基于使用在半导体衬底之上的III‑N半导体材料的缓冲层，并且然后将VC岛集成在绝缘碳基材料中，该绝缘碳基材料诸如作为在III‑N缓冲层上的层生长或者在形成在III‑N缓冲层中的开口中生长的金刚石。根据这些方法中的任一项，通常在半导体制造中使用的在半导体衬底上集成VC岛可以提供关于用以构建基于VC的自旋量子位器件的常规方法的实质改进，并且可以促进基于VC的自旋量子位的晶片级集成在量子计算器件中的使用。
- 具有同位素纯化材料的基于施主或受主的自旋QUBIT-201910123865.X
- N.K.托马斯;J.S.克拉克;J.M.托雷斯;L.拉姆珀特;R.皮拉里塞蒂;H.C.乔治;K.辛格;J.M.罗伯茨;R.考迪洛;Z.R.约斯科维茨;D.J.米夏拉克 - 英特尔公司
- 2019-02-19 - 2019-09-27 - H01L29/66
- 本公开的实施例描述基于施主或受主的自旋qubit装置和组件中的同位素纯化材料的使用。示例性自旋qubit装置组件可包括：半导体基质层，包括同位素纯化材料；掺杂物原子，位于半导体基质层中；和栅极，位于掺杂物原子附近。与非同位素纯化材料中的那些同位素的自然丰度相比，同位素纯化材料可包括更低原子百分比的具有非零核自旋的同位素。减少半导体基质层中的具有非零核自旋的同位素的存在可提高qubit相干性，并且因此提高自旋qubit装置和组件的性能。
- 用于基于施主或受主的自旋量子比特的掺杂剂原子的晶片级集成-201910207599.9
- L.拉姆珀特;J.S.克拉克;J.M.罗伯茨;R.皮拉里塞蒂;D.J.米夏拉克;K.辛格;R.考迪洛;H.C.乔治;Z.R.约斯科维茨;N.K.托马斯 - 英特尔公司
- 2019-03-19 - 2019-09-27 - H01L29/66
- 本公开的实施例描述了一种制造利用基于掺杂剂的自旋量子比特的自旋量子比特设备组件的方法，基于掺杂剂的自旋量子比特即为通过将施主或受主掺杂剂原子包括在半导体基质层中进行操作的自旋量子比特设备。该方法包括：首先在半导体基质层上面提供一对栅电极；以及然后在第一和第二栅电极之间提供窗结构，该窗结构是连续固体材料，其在第一和第二电极之间延伸且除开口外覆盖该半导体基质层，要通过该开口在该半导体基质层中注入掺杂剂原子。通过使用所定义的先栅极过程，该方法可以解决可扩缩性挑战并在期望位置中创建用于制造基于掺杂剂的自旋量子比特的确定性路径，从而促进基于掺杂剂的自旋量子比特设备的晶片级集成以用于在量子计算设备中使用。
- N型鳍式场效应晶体管的形成方法-201510215957.2
- 李勇 - 中芯国际集成电路制造(上海)有限公司
- 2015-04-30 - 2019-09-27 - H01L29/66
- 一种N型鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有鳍部；形成横跨所述鳍部的栅极结构；对所述栅极结构两侧的鳍部进行离子注入，所述鳍部包括被所述栅极结构覆盖的第一侧壁和与所述第一侧壁相对的第二侧壁，所述离子注入对所述第一侧壁或对所述第二侧壁进行；所述离子注入后，对所述鳍部进行退火处理；所述退火处理后，在所述栅极结构两侧的鳍部表面分别形成源极和漏极。采用本发明的方法能够提高N型鳍式场效应晶体管的性能。
- 具有用于负电压操作的隔离式SCR的ESD保护电路-201380053201.1
- 阿克拉姆·A·萨勒曼;法尔赞·法尔比斯;阿米塔瓦·查特吉;吴小菊 - 德州仪器公司
- 2013-11-04 - 2019-09-24 - H01L29/66
- 本发明揭示一种用于集成电路的半导体控制整流器。所述半导体控制整流器包括：第一经轻掺杂区(100)，其具有第一导电性类型(N)；及第一经重掺杂区(108)，其具有第二导电性类型(P)，形成于所述第一经轻掺杂区内。具有所述第二导电性类型的第二经轻掺杂区(104)是接近所述第一经轻掺杂区而形成。具有所述第一导电性类型的第二经重掺杂区(114)形成于所述第二经轻掺杂区内。具有所述第一导电性类型的掩埋层(101)形成于所述第二经轻掺杂区下方且电连接到所述第一经轻掺杂区。具有所述第二导电性类型的第三经轻掺杂区(102)形成于所述第二经轻掺杂区与所述第三经重掺杂区之间。具有所述第二导电性类型的第四经轻掺杂区(400)形成于所述第二经轻掺杂区与所述第三经重掺杂区之间且电连接到所述第二及第三经轻掺杂区。
- 逻辑器件、逻辑组件及其制造方法-201910447226.9
- 叶建国 - 叶建国
- 2019-05-27 - 2019-09-20 - H01L29/66
- 本发明提供一种逻辑器件及其制作方法，该逻辑器件包括：衬底、重金属层、铁磁层、多铁层和氧化物层；其中，重金属层包括外侧端设置有对应的电极的十字结构，通过改变施加在氧化物层与重金属层之间电场的方向，改变重金属层的电阻。具体地，衬底为柔性衬底，具有抗挤压、可弯曲等优点，该器件通过多铁材料在室温下实现电场对自旋轨道耦合临界电流的调控，从而有效调控自旋轨道耦合信号进行。利用不同氧化态界面(氧化物层)改变逻辑器件的效应，使输入电压对自旋轨道耦合临界电流的调控程度产生差异，从而可达到n型或p型逻辑运算功能，获得轻便、便携、低功耗的逻辑器件，也可对逻辑器件进行组合，获得集n型、p型逻辑功能于一体的逻辑组件。
- 一种光调控的垂直自旋场效应晶体管及制备方法-201710003455.2
- 徐永兵;刘波;刘文卿 - 南京大学
- 2017-01-04 - 2019-09-13 - H01L29/66
- 一种基于光调控的垂直自旋场效应晶体管，中间层为非磁性半导体层，非磁性半导体层上下均为铁磁性材料薄膜；所述的非磁性半导体层为砷化镓基片，铁磁性材料薄膜上引出电极；铁磁性材料薄膜采取具有垂直磁各向异性的铁磁性薄膜，用来产生垂直方向自旋的电子；铁磁性材料薄膜采用非晶铁磁性材料CoFeB薄膜，厚度为1‑2nm，通过MgO和Ta的界面效应来诱导出垂直磁各向异性。利用光产生的电子子旋方向与铁磁层自旋方向平行使，电阻最小产生电流最大，反之光生自旋电子自旋方向与铁磁性金属的自旋方向相反时，电阻最大产生电流最小。利用光学方法控制垂直自旋场效应晶体管开关，晶体管可同时具有信息存储与处理的功能。
- 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法-201710452796.8
- 黄如;贾润东;黄芊芊;赵阳;王慧敏;陈诚 - 北京大学
- 2017-06-15 - 2019-09-13 - H01L29/66
- 本发明公开了一种二维材料/半导体异质结垂直隧穿场效应晶体管及制备方法，通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值，同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可以获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，所以可获得理想的栅控能力。本发明制备工艺简单，与传统的半导体工艺兼容性大。
- 用于改进的FINFET的系统、方法和装置-201880008582.4
- 刘彦翔;杨海宁 - 高通股份有限公司
- 2018-01-02 - 2019-09-10 - H01L29/66
- 为了避免与电介质上的低密度旋涂相关联的问题，本公开的一些示例包括finFET，该finFET含有具有不同密度的氧化物材料。例如，一个这样的finFET可以包括位于相邻鳍之间的间隙中的氧化物材料，氧化物材料直接接触多个鳍中的相邻鳍，多个鳍具有接近氧化物材料的顶层的第一密度以及接近氧化物材料的底层的第二密度，并且其中第一密度大于第二密度。
- 高性能射频开关-201680048254.8
- 马尼沙·N·沙哈;阿米塔瓦·达斯 - 泰戈尔技术股份有限公司;马尼沙·N·沙哈;阿米塔瓦·达斯
- 2016-06-16 - 2019-08-09 - H01L29/66
- HEMT单元包括彼此串联地电连接的两个或更多个氮化镓(“GaN”)高电子迁移率晶体管(“HEMT”)器件。HEMT单元包括HEMT单元漏极、HEMT单元源极和HEMT单元栅极。HEMT单元漏极与该串联中的第一个GaN HEMT器件的漏极连接。HEMT单元源极与该串联中的最后一个GaN HEMT器件的源极连接。HEMT单元栅极连接到与第一个GaN HEMT器件的栅极连接的第一二维电子气(“2DEG”)栅极偏置电阻器。HEMT单元栅极连接到与第二GaN HEMT器件的栅极连接的第二2DEG栅极偏置电阻器。第一和第二2DEG栅极偏置电阻器位于HEMT单元的2DEG层中。还公开了一种多掷RF开关。
- 环栅场效应管的形成方法-201510532178.5
- 张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-08-26 - 2019-07-30 - H01L29/66
- 一种环栅场效应管的形成方法，包括：提供包括第一区域、第二区域和第三区域的衬底；依次形成位于衬底表面的缓冲层、以及位于第二区域缓冲层表面的若干平行排列的牺牲层，所述牺牲层的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；依次形成位于缓冲层表面的沟道层、以及位于沟道层表面的半导体掺杂层；去除所述中间区的半导体掺杂层；去除所述牺牲层，暴露出所述缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，栅极结构环绕所述第二区域的沟道层，栅极结构还覆盖外围区的半导体掺杂层表面。本发明改善了形成的环栅场效应管的电学性能。
- 鳍式场效应晶体管及其形成方法-201510540809.8
- 邓浩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-08-28 - 2019-07-30 - H01L29/66
- 一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底表面具有第一鳍部和第二鳍部；第一鳍部包括第二子鳍部和位于第二子鳍部顶部的第一子鳍部；第二鳍部包括第四子鳍部和位于第四子鳍部顶部的第三子鳍部；在所述第二子鳍部侧壁形成第一侧墙；在所述第三子鳍部侧壁形成第二侧墙；在所述第一鳍部和所述第二鳍部侧壁形成锗化硅层，所述锗化硅层覆盖所述第一侧墙和第二侧墙；对所述锗化硅层进行氧化处理，使所述锗化硅层中的锗原子进入第一子鳍部和第四子鳍部；氧化处理后依次去除锗化硅层、第一侧墙和第二侧墙。所述方法提高了鳍式场效应晶体管的性能。
- 鳍式双极结型晶体管的形成方法-201510451932.2
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-07-28 - 2019-07-30 - H01L29/66
- 一种鳍式双极结型晶体管的形成方法，包括：提供半导体衬底；在半导体衬底表面形成集电极鳍、基极鳍和发射极鳍，基极鳍位于集电极鳍和发射极鳍之间，所述集电极鳍、基极鳍和发射极鳍彼此平行；在所述基极鳍表面形成基极外延层；在所述集电极鳍表面形成集电极外延层；在所述基极鳍和基极外延层中掺杂基极鳍离子；在所述集电极鳍和集电极外延层中掺杂集电极鳍离子；在所述发射极鳍中掺杂第一发射极离子和第二发射极离子，所述第二发射极离子位于发射极鳍的顶部，所述第一发射极离子位于第二发射极离子的底部，且所述第二发射极离子的浓度大于第一发射极离子的浓度。所述鳍式双极结型晶体管的形成方法提高了鳍式双极结型晶体管的性能。
- 选择性沉积无腐蚀金属触点的方法-201780071771.1
- 徐翼;马飞跃;雷雨;大东和也;维卡什·班西埃;吴凯;詹·跃·王;常梅 - 应用材料公司
- 2017-11-20 - 2019-07-16 - H01L29/66
- 形成触点线的方法包括清洁在沟槽中的钴膜的表面及在此钴的表面上形成保护层，此保护层包括硅化物或锗化物中的一或多种。也公开了具有触点线的半导体装置。
- 半导体结构的形成方法-201510373552.1
- 周飞 - 中芯国际集成电路制造(上海)有限公司
- 2015-06-30 - 2019-07-02 - H01L29/66
- 一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部和隔离层，所述隔离层位于所述鳍部的部分侧壁表面，所述隔离层的表面低于所述鳍部的顶部表面，所述鳍部的侧壁和顶部表面具有界面层；采用干法刻蚀工艺去除所述界面层，所述干法刻蚀工艺的气体包括含氟气体；在去除所述界面层之后，对所述鳍部的侧壁和顶部表面进行表面处理工艺，所述表面处理的气体包括含氮气体。所述半导体结构的形成方法能够去除鳍部表面残留的杂质，使所形成的鳍式场效应晶体管性能改善。
- 氮化镓射频器件、参数确定方法和射频器件制作方法-201910245680.6
- 卢益锋;林科闯;邹鹏辉;许若华;刘胜厚;蔡仙清;杨健 - 厦门市三安集成电路有限公司
- 2019-03-28 - 2019-06-28 - H01L29/66
- 本申请提供的氮化镓射频器件、参数确定方法和射频器件制作方法，涉及微电子技术领域。其中，氮化镓射频器件包括壳体结构、氮化镓晶体管和阻抗匹配电路。阻抗匹配电路包括导线和至少两个电容，且该阻抗匹配电路的阻抗满足以下预设条件：阻抗匹配电路的基波阻抗的实部与氮化镓晶体管的基波阻抗的实部都为正数，且两个实部之差小于第一预设值，阻抗匹配电路的基波阻抗的虚部与氮化镓晶体管的基波阻抗的虚部中的一个为正数、另一个为负数，且两个虚部之和小于第二预设值，阻抗匹配电路的二次谐波阻抗小于第三预设值。通过上述设置，可以改善现有技术中氮化镓射频器件的有效输出功率较低的问题。
- 背侧耦合式对称变容管结构-201680052786.9
- D·D·金;D·F·伯蒂;J-H·J·兰;C·H·尹;J·金 - 高通股份有限公司
- 2016-08-01 - 2019-06-28 - H01L29/66
- 对称变容管结构可以包括第一变容管组件。第一变容管组件可以包括作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为区域调节电容器的第一极板操作的本体。另外，掺杂区可以围绕第一变容管组件的本体。第一变容管组件可以在背侧由隔离层支撑。对称变容管结构还可包括第二变容管组件，其通过背侧导电层来电耦合到第一变容管组件的背侧。
- 用于单个鳍片的自对准切割的方法-201780064667.X
- 尼哈尔·莫汉蒂 - 东京毅力科创株式会社
- 2017-10-19 - 2019-06-07 - H01L29/66
- 本文中的技术使用在套准要求放宽多至3倍的情况下能够进行单个鳍片切割(切割其他鳍片之外的单个鳍片)的基于自对准的工艺。实施方案可以通过形成使用多种不同材料的鳍片来实现该益处。例如，鳍片阵列可以包括构成每个鳍片的材料的类型交替的平行鳍片。选择具有不同抗蚀刻性的不同材料。在这样的配置下，使用蚀刻掩模的组合并且区分材料抗性，露出多于一个鳍片(由于套准误差和/或光刻分辨率限制)的蚀刻掩模仍然可以切割期望的鳍片。
- 射频横向双扩散金属氧化物半导体器件的制作方法-201510280627.1
- 邱海亮;闻正锋;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-05-27 - 2019-06-04 - H01L29/66
- 本发明提供一种射频横向双扩散金属氧化物半导体器件的制作方法，该方法包括：提供基底，定义下沉区，并进行离子注入和驱入；定义有源区，并在有源区以外的区域生长场氧化层；在外延层的表面上依次生长栅氧化层、第一多晶硅层和第一氮化硅层，并形成栅极；在外延层的表面内形成位于栅极下方的体区；制作覆盖第一多晶硅层侧壁的氧化层侧壁；通过Salicide工艺，在第一多晶硅层的表面内生成金属硅化物；淀积第二多晶硅层，并通过光刻和刻蚀工艺，对第二多晶硅层进行刻蚀，保留位于场氧化层表面上的部分第二多晶硅层；制作器件的漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区；进行源漏退火工艺。提高了器件的可靠性。
- 一种纳米线结构、围栅纳米线器件及其制造方法-201510641683.3
- 孟令款;闫江 - 中国科学院微电子研究所
- 2015-09-30 - 2019-05-31 - H01L29/66
- 本发明提供一种围栅纳米线器件的制造方法，包括：提供衬底；在衬底上形成纳米线，纳米线的两端由衬垫支撑；形成包围纳米线的栅极，在栅极两侧形成侧墙；在栅极两侧的纳米线上外延生长源漏外延层，并进行掺杂，以形成源漏区。该方法通过对纳米线的沟道区域和源漏区域分别处理，获得小尺寸的纳米线沟道的同时，可以有效的降低源漏区域的接触电阻，提高器件的性能。
- 有自对准端子的双极结型晶体管-201480060843.9
- J·J·贝诺伊特;J·R·埃里奥特;P·B·格雷;A·J·乔瑟夫;刘奇志;C·R·威勒茨 - 格罗方德公司
- 2014-10-11 - 2019-05-10 - H01L29/66
- 用于双极结型晶体管的器件结构、设计结构和制作方法。在包含双极结型晶体管的第一端子的衬底上设置由第一半导体材料组成的第一层和由第二半导体材料组成的第二层。在第一层上设置第二层并且在第二层上形成图案化的蚀刻掩模。沟槽经过图案化的硬掩模层、第一层和第二层延伸到衬底中。沟槽限定与第二层的分段堆叠的第一层的分段。使用选择性蚀刻工艺以相对于第一层的分段使得第二层的分段变窄以限定第二端子并且加宽衬底中的沟槽的部分以下切第一层的分段。
- 半导体元件及其制造方法、以及半导体集成电路-201480049098.8
- 森贵洋 - 独立行政法人产业技术综合研究所
- 2014-07-30 - 2019-05-07 - H01L29/66
- 本发明提供一种能够简易且低成本地制造，能够获得较大的隧道电流，并具有优异动作特性的半导体元件及其制造方法、并提供一种具有所述半导体元件的半导体集成电路。本发明的半导体元件的特征在于，隧道结的整体或者一部分由含有等电子陷阱形成杂质的间接跃迁型半导体的半导体区域构成。
- 半导体装置的制造方法-201510834526.4
- 須沢英臣;笹川慎也;村冈大河;伊藤俊一;细羽幸 - 株式会社半导体能源研究所
- 2009-10-26 - 2019-05-03 - H01L29/66
- 本发明涉及半导体装置的制造方法，其一个目的在于通过缩减曝光掩模数简化光刻工序，以低成本且高生产率地制造具有氧化物半导体的半导体装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中，使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层进行氧化物半导体膜以及导电膜的蚀刻工序。在蚀刻工序中，第一蚀刻工序采用使用蚀刻液的湿蚀刻，而第二蚀刻工序采用使用蚀刻气体的干蚀刻。
- 专利分类
