[发明专利]具有底部源极的功率MOSFET器件及其制作方法有效

专利信息
申请号: 201110447542.X 申请日: 2011-11-29
公开(公告)号: CN103137655A 公开(公告)日: 2013-06-05
发明(设计)人: 何约瑟;薛彦迅;黄平 申请(专利权)人: 万国半导体股份有限公司
主分类号: H01L29/00 分类号: H01L29/00;H01L29/08;H01L29/78;H01L21/336
代理公司: 上海信好专利代理事务所(普通合伙) 31249 代理人: 张静洁;徐雯琼
地址: 美国加利福尼亚桑*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种具有底部源极的功率MOSFET器件及其制作方法,在晶片正面形成有相绝缘的栅极和源极。该源极上电镀有源极凸块;由塑封体包封栅极,以及源极和源极凸块与栅极之间的第一绝缘层;源极金属层形成在源极凸块暴露的表面上,构成源极与外部器件电性连接的区域;晶片背面研磨使厚度减薄。晶片背面形成有漏极金属层作为漏极。一孔槽贯穿晶片背面与栅极连通,使栅极的部分表面从孔槽中暴露形成该栅极与外部器件电性连接区域。晶片的正面朝下,则使源极位于器件底部,而漏极和从孔槽中暴露的栅极就位于器件顶部。本发明中所述漏极及栅极之间,由孔槽内的第二绝缘层以及所述栅极背面的起始层来进行绝缘保护,能有效防止击穿。
搜索关键词: 具有 底部 功率 mosfet 器件 及其 制作方法
【主权项】:
一种具有底部源极的功率MOSFET器件,其特征在于,所述功率MOSFET器件中,包含漏极、栅极(42)和源极(41),其相互绝缘隔离,并能够分别与外部器件电性连接;其中,所述源极(41)形成在一晶片的正面;晶片的该正面朝下,使所述源极(41)在所述功率MOSFET器件的底部暴露设置;所述漏极形成在所述晶片的背面;晶片的该背面朝上,使所述漏极在所述功率MOSFET器件的顶部暴露设置;所述栅极(42)形成在所述晶片的正面;所述晶片的背面开设有一孔槽(80),其连通至所述栅极(42),所述孔槽(80)侧壁覆盖有第二绝缘层(52);所述孔槽(80)的底面没有被所述第二绝缘层(52)覆盖,所述栅极(42)的至少一部分从该孔槽(80)中暴露出来,从而使该栅极(42)在该功率MOSFET器件的顶部暴露出来。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司,未经万国半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110447542.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种黑磷/过渡金属三硫化物异质结材料的制备方法-201810390964.X
  • 萨百晟;周昊;杨洪雷;熊锐;朱龙鹏 - 福州大学
  • 2018-04-27 - 2019-10-15 - H01L29/00
  • 本发明公开了一种黑磷/过渡金属三硫化物异质结材料的制备方法,采用的技术方案是:采用前驱体混合法制备过渡金属三硫化物的二维纳米薄片,并且采用机械剥离的方法获得二维黑磷纳米薄片,然后将过渡金属三硫化物粉末、黑磷粉末以及有机溶剂搅拌混合均匀,再经离心处理后即可得到黑磷/过渡金属三硫化物异质结。本发明制得的异质结材料以材料间天然的范德瓦尔斯力结合,相比于传统异质结外延生长工艺,更易制备;并且用此类异质结制作的器件相比于目前的块体材料,体积更小、更薄、柔韧性更好、集成度更高,更具有发展潜力。
  • 半导体电阻器结构及制作方法-201780080539.4
  • M·E·达尔斯特伦;L·J·崔 - 德州仪器公司
  • 2017-12-29 - 2019-08-09 - H01L29/00
  • 所揭示的实例包含电阻器(110),其包括半导体结构(118),半导体结构(118)具有长度维度,其中第一及第二端(126、128)彼此隔开且中间区(130)介于所述第一端与所述第二端之间;第一及第二金属‑半导体化合物结构(118、120),其在所述半导体结构上靠近所述半导体结构的所述第一及第二端,所述第一及第二金属‑半导体化合物结构沿所述半导体结构的所述长度维度彼此间隔开;及至少一个中间金属‑半导体化合物结构(132),其在介于所述第一端与所述第二端之间的所述半导体结构的所述中间区的一部分上,所述中间金属‑半导体化合物结构与所述半导体结构上的所述第一及第二金属‑半导体化合物结构间隔开。
  • 用于无线通信设备的基于MOSCAP的电路及其制造和使用方法-201680026404.5
  • 索姆纳特·慕克吉 - 薄膜电子有限公司
  • 2016-05-04 - 2018-12-21 - H01L29/00
  • 公开了一种无线(例如近场或射频)通信设备,及其制造和使用的方法。所述无线通信设备包括接收器和/或发射器、在其上具有天线的基板、集成电路、以及一个或多个连续性传感器。所述天线接收和/或反向散射无线信号。所述集成电路处理所述无线信号和/或由该处理而得的信息,和/或生成所述无线信号和/或用于该生成的信息。所述连续性传感器配置用于感测或确定所述包装或容器中存在化学品或物质,以及因此的所述包装或容器的连续性状态,所述通信设备放置在或者固定或粘附在所述包装或者容器上。所述连续性传感器电连接到所述集成电路的一组端子,该组端子不同于所述天线所电连接的那组端子。
  • 可编程部件的混合技术组合件-201380034878.0
  • 阿瑟·S·莫里斯 - 维斯普瑞公司
  • 2013-04-30 - 2018-02-09 - H01L29/00
  • 本主题涉及用于布置和控制调谐部件的可编程组合件的系统和方法,其中,在单个阵列中组合多于一种形式的切换技术。具体而言,这种阵列可包括一个或多个第一可切换部件,包括第一切换技术(例如,一个或多个固态受控器件);以及一个或多个第二可切换部件,包括与第一切换技术不同的第二切换技术(例如,一个或多个微机电电容器)。然而,一个或多个第一可切换部件以及一个或多个第二可切换部件可被配置为输送组合式可变电抗。
  • 电子装置、电子设备以及移动体-201510092192.8
  • 金本啓 - 精工爱普生株式会社
  • 2015-02-28 - 2015-09-02 - H01L29/00
  • 本发明提供一种能够实现电路的小型化和消耗电流的减少的电子装置以及具备该电子装置的电子设备以及移动体。复合传感器(1)具备角速度传感器元件(100)、加速度传感器元件(200)和生成使角速度传感器元件(100)振动的第一信号的驱动电路(20),驱动电路(20)向加速度传感器元件(200)供给基于第一信号的第二信号。
  • 半导体开关器件及其制造方法-201280024800.6
  • 杨智超;S.A.科恩;李保振 - 国际商业机器公司
  • 2012-05-10 - 2014-02-05 - H01L29/00
  • 一种开关器件(140或240),包括:第一电介质层(102或207),具有第一顶表面(108或218);两个导电特征(104、106或214、216),埋设在第一电介质层(102或207)中,每个导电特征(104、106或214、216)具有第二顶表面(110、112或220、222),其基本上与第一电介质层(102或207)的第一顶表面(108或218)共面;以及低扩散迁移率金属的一组离散岛(114a-c或204a-c),位于两个导电特征(104、106或214、216)之间。低扩散迁移率金属的离散岛(114a-c或204a-c)可位于第一顶表面(108)上或埋设在第一电介质层(207)中。当规定的电压施加到两个导电特征(104、106或214、216)时,开关器件(140或240)的两个导电特征(104、106或214、216)间的导电率增加。还提供一种形成该开关器件(140或240)的方法。
  • 具有底部源极的功率MOSFET器件及其制作方法-201110447542.X
  • 何约瑟;薛彦迅;黄平 - 万国半导体股份有限公司
  • 2011-11-29 - 2013-06-05 - H01L29/00
  • 一种具有底部源极的功率MOSFET器件及其制作方法,在晶片正面形成有相绝缘的栅极和源极。该源极上电镀有源极凸块;由塑封体包封栅极,以及源极和源极凸块与栅极之间的第一绝缘层;源极金属层形成在源极凸块暴露的表面上,构成源极与外部器件电性连接的区域;晶片背面研磨使厚度减薄。晶片背面形成有漏极金属层作为漏极。一孔槽贯穿晶片背面与栅极连通,使栅极的部分表面从孔槽中暴露形成该栅极与外部器件电性连接区域。晶片的正面朝下,则使源极位于器件底部,而漏极和从孔槽中暴露的栅极就位于器件顶部。本发明中所述漏极及栅极之间,由孔槽内的第二绝缘层以及所述栅极背面的起始层来进行绝缘保护,能有效防止击穿。
  • 接合的纳米结构及其方法-201180006976.4
  • M·C·勒姆克斯;A·维尔卡;Z·鲍 - 小利兰·斯坦福大学托管委员会
  • 2011-01-21 - 2012-11-07 - H01L29/00
  • 使用一种或多种的各种材料和方法来接合纳米结构。与各个实施方式一致,两个或多个纳米结构在纳米结构之间的连接处接合。所述纳米结构可以在连接处接触或者几乎接触,且接合材料在连接处沉积并成核以将纳米结构连接在一起。在各种应用中,成核的接合材料促进了纳米结构之间的传导性(导热性和/或导电性)。在一些实施方式中,例如通过沿着纳米结构生长和/或掺杂纳米结构,接合材料进一步增强了纳米结构自身的传导性。
  • 具有背封的IGBT器件结构及其制造方法-201210030431.3
  • 陈艳艳;王剑锋;王琳 - 上海先进半导体制造股份有限公司
  • 2012-02-10 - 2012-07-11 - H01L29/00
  • 本发明提供一种具有背封的IGBT器件结构及其制造方法,所述IGBT器件结构包括半导体衬底;外延层,位于所述半导体衬底的正面;背封,位于所述半导体衬底背面,所述背封包括氮化硅层和位于所述氮化硅层和半导体衬底背面之间的氧化层;以及IGBT结构,形成于在所述外延层中和外延层上。所述IGBT器件结构的制造方法通过在IGBT器件结构的半导体衬底背面形成背封结构,避免在工艺制作过程中用于形成IGBT器件结构的前一晶圆的半导体衬底中大量P型掺杂进入后一晶圆的外延层中,影响外延层中掺杂类型和掺杂浓度,从而保护后续形成的IGBT结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。
  • 硅晶片及其制造方法-201110227384.7
  • 出合博之;高山诚治 - 硅电子股份公司
  • 2011-08-05 - 2012-03-14 - H01L29/00
  • 本发明提供硅晶片,其包括:硅基材;位于硅晶片的一个面上的第一外延层,其中供体浓度与受体浓度之差的绝对值被设定为等于或大于1×1018个原子/cm3;及位于所述第一外延层上的第二外延层,其具有与所述第一外延层相同的导电型,其中供体浓度与受体浓度之差的绝对值被设定为等于或小于5×1017个原子/cm3;其中通过将调节晶格常数的材料掺杂进入所述第一外延层中,控制所述第一外延层的晶格常数(a1)相对于硅单晶的晶格常数(aSi)的变化量((a1-aSi)/aSi)以及所述第二外延层的晶格常数(a2)相对于硅单晶的晶格常数(aSi)的变化量((a2-aSi)/aSi)小于临界晶格错配度。
  • 图像和光传感器芯片封装-201080014913.9
  • M-S·林;李进源 - 米辑电子
  • 2010-02-10 - 2012-02-29 - H01L29/00
  • 一种图像和光传感器芯片封装,包括图像或光传感器芯片,图像或光传感器芯片具有非光敏区和非光敏区围绕的光敏区。在光敏区中,有光传感器,光传感器上方的光学或彩色滤波器阵列层和光学或彩色滤波器阵列层上方的微透镜。在非光敏区中,有粘合聚合物层和具有粘合聚合物层中的部分的多个金属结构。在粘合聚合物层的顶表面上和微透镜上方形成透明衬底。图像或光传感器芯片封装还包括与图像或光传感器芯片的金属结构接合的引线接合线或柔性衬底。
  • 新型衬底、外延片及半导体器件-201110295648.2
  • 顾昱;钟旻远;林志鑫;陈斌 - 上海晶盟硅材料有限公司
  • 2011-09-30 - 2012-01-25 - H01L29/00
  • 本发明公开了一种新型衬底,包括衬底本体,其特征在于,在衬底本体表面设置有单晶硅层。使用本发明中的新型衬底生产的外延层,其电阻率均匀性可以做到<1.5%。相比于未使用本发明的新型衬底生产的外延层,本发明中的外延层电阻率均匀性数值可降低1个百分点。使用本发明中的新型衬底,可降低后续生产成本,提高产品品质。
  • 一种弛豫SiGe虚拟衬底及其制备方法-201010214666.9
  • 刘学超;陈之战;施尔畏 - 中国科学院上海硅酸盐研究所
  • 2010-06-30 - 2012-01-11 - H01L29/00
  • 本发明属于半导体材料技术领域,涉及一种弛豫高锗含量的SiGe虚拟衬底及其制备方法。该SiGe虚拟衬底包括Si衬底、在Si衬底上由内而外依次外延生长的Ge晶籽层、Ge缓冲层、组份渐变的SiGe缓冲层和组分恒定的SiGe层;所述Ge晶籽层和所述Ge缓冲层组成Ge驰豫缓冲层。该SiGe虚拟衬底具有高Ge含量、完全弛豫、位错密度低、厚度薄、表面平整等特性。该SiGe虚拟衬底的制备方法为采用减压化学气相沉积法在Si衬底上依次生长各外延层。本发明所制备的弛豫高锗含量的SiGe虚拟衬底,可广泛应用于CMOS工艺中Ge沟道应变工程和高迁移率沟道材料制备上,进一步提高CMOS器件的性能。
  • 使用液晶聚合物的微电极阵列封装及其制造方法-200980156425.9
  • 金成俊;李昇玕;李重在;安淳宽 - 首尔大学校产学协力团;NURO生物系统公司
  • 2009-08-14 - 2012-01-04 - H01L29/00
  • 本发明公开了一种包括微电极阵列的微电极阵列封装,其包括:基板部,包括液晶聚合物;电极部,收集和传送生物信号;和盖部,使电极部绝缘并保护电极部并且包括液晶聚合物,其中所述电极部布置成与基板部的一个表面接触,盖部被粘结接触于基板部的布置有电极部的表面,并且与外部环境无关的空间形成在基板部与粘结到基板部的盖部之间。本发明还公开了一种用于制造微电极阵列封装的方法,包括:在包括液晶聚合物的基板部和包括液晶聚合物的盖部形成对准孔;在盖部形成用于电极部暴露的位置窗孔;在基板部的一个表面上形成电极部;通过对准孔使基板部与盖部对准,并将基板部与盖部相互粘结;和切割基板部及粘结到基板部的盖部以提供外部形状。
  • 用于SOI射频开关的偏压生成电路-200980152324.4
  • A·B·博图拉;E·J·诺瓦克 - 国际商业机器公司
  • 2009-12-15 - 2011-11-30 - H01L29/00
  • 一种射频(RF)开关(40/42/44),其位于绝缘体上半导体(SOI)衬底(10/20/30)上,该开关在底部半导体层(10)中包括至少一个电偏压区域(13)。该RF开关接收来自功率放大器的RF信号,并将该RF信号传送到天线(图3)。该电偏压区域可以被偏置(18/79/94或28/89/99)以消除或缩小累积区域,稳定耗尽区域,和/或防止在该底部半导体层中形成反型区域,由此减少由于该RF信号而造成的寄生耦合和谐波生成。分压器电路和整流器电路生成至少一个偏压,该偏压的幅度随着该RF信号的幅度而变化(图6)。将该至少一个偏压施加到该至少一个电偏压区域以维持该底部半导体层的适当偏压,以便将寄生耦合、信号耗损以及谐波生成最小化。
  • 半导体结构以及有机电致发光元件-201110184742.0
  • 张志榜;谢信弘 - 友达光电股份有限公司
  • 2011-06-28 - 2011-11-16 - H01L29/00
  • 本发明提出一种半导体结构及应用此半导体结构的有机电致发光元件。其中,栅极与栅绝缘层配置于基板上,且栅绝缘层覆盖栅极。通道层位于栅绝缘层上,且位于栅极上方。通道层沿一通道方向上具有一通道长度L,且通道层具有第一侧边以及相对于第一侧边的一第二侧边。源极以及漏极位于通道层的相对两侧,且分别电性连接通道层的第一侧边与第二侧边。介电层覆盖源极、漏极以及通道层。导电遮光图案层配置于介电层上。导电遮光图案层跟部份源极与通道层在垂直投影上重迭,其中导电遮光图案层跟通道层具有重迭长度d1,且0.3≤d1/L≤0.85。本发明可遮挡光线直射通道层,并且不仅可以有效防止光线照射元件造成的元件特性变异,更可进一步提供良好、稳定的元件特性。
  • 一种铜线结构的功率晶体管-201020621515.0
  • 李稳;高宗利 - 深圳市科瑞半导体有限公司
  • 2010-11-23 - 2011-09-28 - H01L29/00
  • 本实用新型涉及一种铜线结构的功率晶体管,属于一种电子器件,它由芯片、散热板、外引线和塑封料,特征在于芯片与外引线通过铜线连接在一起,连接处采用铜线球焊连接。优选外引线与芯片连接的铜线为2~3根,直径为25~50μm。为提高焊接可靠性,芯片表面还可以镀4~6μm的金属化铝,外引线根部与铜线键合处局部镀有银或镍。这种功率晶体管连接稳定可靠,生产速度快,能大幅度提高生产效率。
  • 太赫兹光子片上控制系统及其控制方法-201010600196.X
  • 钟旭 - 上海电机学院
  • 2010-12-21 - 2011-09-07 - H01L29/00
  • 本发明涉及一种太赫兹光子片上控制系统及其控制方法。所述系统包括半导体异质结,所述半导体异质结表面形成有二维电子气;等离激元波导;形成于所述半导体异质结表面的第一源电极、第一漏电极、第一门电极,所述第一源电极、第一漏电极和第一门电极用于形成太赫兹源量子点;形成于所述半导体异质结表面的第二源电极、第二漏电极、第二门电极,所述第二门电极,所述第二源电极、第二漏电极和第二门电极用于形成太赫兹探测量子点。本发明的太赫兹光子片上控制系统利用表面等离激元将太赫兹源、探测、传播和调制元件集成于一块芯片,能进行片上太赫兹光子的操控。
  • 分立半导体器件和形成密封沟槽结终端的方法-200980138445.3
  • R·R·鲍曼 - 特里昂科技公司
  • 2009-07-24 - 2011-08-31 - H01L29/00
  • 一种分立半导体器件具有基板,其具有第一导电类型的半导体材料。第一半导体层在该基板上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上。该第二半导体层具有第二导电类型的半导体材料。沟槽穿过该第二半导体层形成且延伸到该第二半导体层中。沟槽具有圆形或多边形形状以及垂直侧壁。沟槽衬有绝缘层且填充有绝缘材料。该第一和第二半导体层之间的边界形成p-n结。该沟槽环绕该p-n结以终止在该第二半导体层上强加的电压的电场。该分立半导体器件还可以是晶体管、晶闸管、三端双向可控硅开关元件或瞬时电压抑制器。
  • 一种高频晶体管-201020621522.0
  • 李稳;高宗利 - 深圳市科瑞半导体有限公司
  • 2010-11-23 - 2011-08-10 - H01L29/00
  • 本实用新型公开了一种高频晶体管,包括外延片,其特征在于,所述外延片背面设有背金层,所述背金层包括金属Pt层、Ni层、Cr层、W层、Au层,所述由Pt层、Ni层、Cr层、W层、Au层所形成的背金层的总厚度为1±0.18μm,所述外延片与背金层总厚度小于140微米。本实用新型经超减薄后采用五层金属依次溅射在外延片背面,在构成外延片的Si(硅)层、Pt(铂)层、Ni(镍)层、Cr(铬)层、W(钨)层、Au(金)层中,相邻层材料之间具有良好的匹配性,可以使相互之间的接触电阻达到最小,最终导致整体的接触电阻都较小,可降低晶体管的高频损耗,提高高频特性。本实用新型广泛应用在微电子电路中,能耗低,寿命长。
  • 半导体器件及半导体器件的制造方法-201010552511.6
  • 冈本直哉 - 富士通株式会社
  • 2010-11-17 - 2011-05-25 - H01L29/00
  • 一种半导体器件及其制造方法,该半导体器件包括:复合半导体层,设置在衬底上方;多个源电极和多个漏电极,设置在所述复合半导体层上方;多个第一通路,每个所述第一通路被配置为穿通所述复合半导体层并耦合至所述多个源电极中相应的一个源电极;多个第二通路,每个所述第二通路被配置为穿通所述复合半导体层并耦合至所述多个漏电极中相应的一个漏电极;共源配线,被配置为耦合至所述多个第一通路并埋置在所述衬底中;以及共漏配线,被配置为耦合至所述多个第二通路并埋置在所述衬底中。本发明能够简化半导体器件的制造工艺、降低成本及改善半导体器件的电气特性。
  • 基于半导体的大面积柔性电子器件-200880128189.5
  • 阿米特·戈亚尔 - 阿米特·戈亚尔
  • 2008-09-09 - 2011-02-23 - H01L29/00
  • 公开了新型制品和制造新型制品的方法,得到柔性的、{100}<100>或45°旋转的{100}<100>取向的、基于半导体的电子器件。所得到的制品在光伏器件、平板显示器、热光伏器件、铁电器件、发光二极管器件、计算机硬盘驱动器器件、基于磁阻的器件、基于光致发光的器件、非易失性存储器器件、介电器件、热电器件和量子点激光器件的领域中有潜在的应用。
  • 可缩放电可擦除及可编程存储器-200980109882.2
  • S·S·吉奥格舒;A·P·考斯敏;G·萨玛兰多 - 半导体元件工业有限公司
  • 2009-02-24 - 2011-02-16 - H01L29/00
  • 一种非易失性存储器包括一个或多个EEPROM单元对。每一EEPROM单元对包括三个晶体管并存储两个数据位,从而实际上提供1.5晶体管EEPROM单元。EEPROM单元对包括第一非易失性存储器晶体管、第二非易失性存储器晶体管和源极存取晶体管。源极存取晶体管包括:与第一非易失性存储器晶体管的源极区连续的第一源极区、与第二非易失性存储器晶体管的源极区连续的第二源极区、以及与位于与EEPROM单元对相同的行中的其他非易失性存储器晶体管的源极区连续的第三源极区。
  • 半导体装置-201010158309.5
  • 詹归娣;李东兴 - 联发科技股份有限公司
  • 2010-04-28 - 2010-11-24 - H01L29/00
  • 一种半导体装置。其中,半导体装置包含:一基板;该基板上的一电感走线样式;以及至少一虚拟氧化层定义填充,置于该基板内且位于该电感走线样式下方。本发明的优点之一是可减少对靠近电感形成区的有源元件的不利影响。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top