[发明专利]半导体装置和半导体装置的制造方法有效
| 申请号： | 200680055189.8 | 申请日： | 2006-06-30 |
| 公开（公告）号： | CN101479843A | 公开（公告）日： | 2009-07-08 |
| 发明（设计）人： | 江间泰示;水谷和宏 | 申请（专利权）人： | 富士通微电子株式会社 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L27/115;H01L29/788;H01L29/792 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 张龙哺;陈 晨 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供能够防止发生导电性材料的残渣引发的问题的半导体装置和半导体装置的制造方法。半导体装置，具有：半导体基板，具有第1区域和第2区域；STI元件分离区域，由在半导体基板上形成的元件分离槽和埋入元件分离槽的绝缘膜形成，划定第1区域和第2区域的多个有源区域；第1结构物，从第1区域的有源区域上形成到周围的STI元件分离区域，具有第1高度；第2结构物，从第2区域的有源区域上形成到周围的STI元件分离区域，具有低于第1高度的第2高度，第1区域的STI元件分离区域的表面低于第2区域的STI元件分离区域的表面。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1. 一种半导体装置，其特征在于，具有：半导体基板，具有第1区域和第2区域，STI元件分离区域，由在所述半导体基板上形成的元件分离槽和埋入该元件分离槽的绝缘膜形成，用于划定所述第1区域和所述第2区域的多个有源区域，第1结构物，从所述第1区域的有源区域上开始延伸形成到周围的STI元件分离区域，并且具有第1高度，第2结构物，从所述第2区域的有源区域上开始延伸形成到周围的STI元件分离区域，并且具有低于所述第1高度的第2高度；所述第1区域的STI元件分离区域的表面低于所述第2区域的STI元件分离区域的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社，未经富士通微电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680055189.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体集成电路装置的制造方法及半导体集成电路装置-201580055287.0
- 谷口泰弘;川嶋泰彦;葛西秀男;樱井良多郎;品川裕;奥山幸祐 - 株式会社佛罗迪亚
- 2015-10-06 - 2018-11-09 - H01L21/8247
- 本发明提供一种半导体集成电路装置的制造方法及半导体集成电路装置，其中，在实施用以形成周边电路区域(ER2)的逻辑栅极(G5、G6)的光掩膜工序时，也能够同时对存储器电路区域(ER1)的环绕导电层(Ga、Gb)进行分断，由此能够形成被电隔离的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)，因此即使在形成能够独立控制的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)时，也无需在仅用于加工现有的存储器电路区域的专用光掩膜工序上，额外增加仅用于加工存储器电路区域(ER1)的专用光掩膜工序，相应地能够降低制造成本。
- 具有非易失性存储器压力抑制的集成电路系统及制造方法-201410086816.0
- 北川真;对马朋人;大塚渉;囯广恭史 - 索尼半导体解决方案公司
- 2014-03-11 - 2017-03-01 - H01L21/8247
- 本公开内容涉及具有非易失性存储器压力抑制的集成电路系统及制造方法。一种集成电路系统及其制造方法，包括集成电路管芯；集成电路管芯中的非易失性存储器单元，所述非易失性存储器单元具有用于读取该非易失性存储器单元的数据条件状态的位线；以及集成电路管芯中的电压箝，所述电压箝具有连接到所述位线的、用于减小所述位线上的电压偏移的半导体开关。
- 半导体装置的制造方法-201310330352.9
- 小藤直行;根岸伸幸;石村裕昭 - 株式会社日立高新技术
- 2013-08-01 - 2017-03-01 - H01L21/8247
- 在对3维结构的NAND闪存的加工的层叠膜的栅极进行分离的步骤中，防止图案变形而倾倒。将构成上述闪存的存储器单元的控制栅群的高度h与长度L之比在不引起压曲的范围设为小于1.65倍。优选将栅电极的长度L与宽度W之比设为小于16.5倍。
- 一种形成梯形结构的存储堆栈的方法-201610516244.4
- 龚睿;洪培真;隋翔宇;何佳;唐兆云;霍宗亮;高晶;曾明;刘藩东;吴娴;陆智勇;夏志良 - 武汉新芯集成电路制造有限公司
- 2016-07-04 - 2017-02-15 - H01L21/8247
- 本发明涉及三维存储器领域，尤其涉及一种形成梯形结构的存储堆栈的方法，通过将氮氧化层分成若干组分开沉积，每沉积形成一组氮氧化层组之后，进行刻蚀以形成一梯形结构，接着沉积层间介质层以填补刻蚀掉的部位并平坦化该层间介质层，使其与梯形结构等高；之后再在形成的梯形结构上再沉积第二部分氮氧化层组以及第二部分层间介质层，并重复上述步骤直到所有的梯形结构形成。通过这样的方式以灵活适应现有3D NAND器件氮氧化层组高度逐渐增高的问题，且最终形成的梯形结构更加精准，保证了3D NAND器件的整体运行。
- 双顶层选择栅极3DNAND闪存存储器及其形成方法-201410528710.1
- 邓宁;吴华强;丰伟;钱鹤;舒清明;朱一明 - 清华大学;北京兆易创新科技股份有限公司
- 2014-10-09 - 2017-02-15 - H01L21/8247
- 本发明公开了一种DUSG 3D NAND闪存存储器及其形成方法，该方法包括提供衬底；形成底层隔离层和底层选择管栅极层；交替形成多组存储管隔离层和存储管栅极层；形成顶层隔离层；形成多个顶层选择管下栅极条和多个顶层选择管下隔离条；形成夹间隔离层；形成多个顶层选择管上隔离条和多个顶层选择管上栅极条，其中，多个顶层选择管上隔离条与多个顶层选择管下栅极条分别对齐，多个顶层选择管上栅极条与上述多个顶层选择管下隔离条分别对齐；刻蚀形成多组垂直孔；在垂直孔的内表面上沉积形成电荷俘获复合层，然后填充形成柱状衬底；对各个栅极形成金属引线，形成位线和源线。本发明的方法形成的DUSG 3D NAND闪存存储器具有工艺简单、存储密度高等优点。
- 分离栅闪存之顶部源线耦合的方法-201210576912.4
- 方亮;何泽军;张雄 - 上海华虹宏力半导体制造有限公司
- 2012-12-26 - 2017-02-08 - H01L21/8247
- 一种分离栅闪存之顶部源线耦合的方法，包括步骤S1在半导体衬底上形成遂穿氧化层；步骤S2在遂穿氧化层一侧形成浮栅多晶硅层和氮化硅层；步骤S3对所述浮栅多晶硅层进行刻蚀；步骤S4形成自对准氧化物侧壁，并局部刻蚀浮栅多晶硅层；步骤S5对自对准氧化物侧壁进行回刻；步骤S6淀积高温氧化物层；步骤S7淀积多晶硅层；步骤S8形成多晶硅侧壁；步骤S9去除半导体衬底之第二上表面的高温氧化物层；步骤S10淀积所述源极多晶硅层，并进行化学机械研磨。本发明所述的分离栅闪存之顶部源线耦合的方法，简化了现有工艺流程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。
- 分栅快闪存储器及其形成方法-201210559669.5
- 张雄 - 上海华虹宏力半导体制造有限公司
- 2012-12-20 - 2017-02-08 - H01L21/8247
- 本发明提供一种分栅快闪存储器及其形成方法。分栅快闪存储器的形成方法包括衬底上依次形成第一介质层、浮栅层；浮栅层上形成分立的第二介质层，第二介质层所在的区域为字线区；第二介质层周围形成第一侧墙，相邻第一侧墙之间的区域为源极线区；以第一侧墙为掩膜，刻蚀浮栅层和第一介质层至衬底；在源极线区形成源极线；去除第二介质层、及第二介质层下面的浮栅层和第一介质层，形成浮栅和浮栅介质层；在与字线区相邻的浮栅顶部尖端处以下的浮栅侧壁形成第三介质层；形成隧穿介质层，覆盖衬底、第三介质层、浮栅、第一侧墙和源极线表面；在字线区隧穿介质层上形成字线。采用本发明的方法可以提高擦除性能、降低施加在字线上的电压并节省功耗。
- 一种消除硅凹坑的方法-201310048907.0
- 王辉;黄兆兴 - 无锡华润上华科技有限公司
- 2013-02-07 - 2017-02-08 - H01L21/8247
- 本发明公开了一种消除硅凹坑的方法，该方法包括离子化金属等离子注入和湿法腐蚀步骤，其特征在于在所述离子化金属等离子步骤中，将所述离子化金属等离子注入系统中的淹没式等离子体枪关闭；在所述湿法工艺中用稀释HF代替BOE。本发明可从根本上消除硅凹坑，解决因硅凹坑导致的在线剔片和产品的低良。
- 电可擦可编程只读存储器及其形成方法、擦除方法-201410081177.9
- 于涛 - 上海华虹宏力半导体制造有限公司
- 2014-03-06 - 2017-02-01 - H01L21/8247
- 一种电可擦可编程只读存储器及其形成方法、擦除方法，其中，所述电可擦可编程只读存储器，包括半导体衬底，位于半导体衬底内具有沿第一方向排布的若干有源区；位于有源区上的字线；分别位于字线两侧的有源区上的浮栅介质层、位于浮栅介质层上的浮栅、位于浮栅上的控制栅介质层、位于控制栅介质层上的控制栅，所述浮栅的宽度大于有源区的宽度；位于字线和浮栅与控制栅之间的隔离氧化层；分别位于浮栅和控制栅的远离字线一侧的有源区内的位线掺杂区。本发明电可擦可编程只读存储器通过位线端擦除的方式，结构上改善浮栅对控制删和位线掺杂区的耦合系数，在实现按位擦写功能的同时提高擦写的性能。
- 一种半导体器件及其制造方法、电子装置-201510377626.9
- 刘金华 - 中芯国际集成电路制造（上海）有限公司
- 2015-07-01 - 2017-01-11 - H01L21/8247
- 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在其上依次沉积第一牺牲层和第二牺牲层；在第二牺牲层和第一牺牲层中形成开口，在开口内侧形成牺牲侧壁；在开口底面形成第三牺牲层，并形成第四牺牲层，填充开口的剩余部分；去除牺牲侧壁，并实施离子注入，在露出的半导体衬底中形成注入离子区；去除第二牺牲层、第三牺牲层和第四牺牲层；在露出的开口中形成第一栅极结构；去除第一牺牲层，在第一栅极结构上形成第二栅极结构；在第一栅极结构和第二栅极结构的两侧形成侧壁结构，在半导体衬底中形成源/漏区。根据本发明，当源/漏区注入离子的浓度升高时，可以避免由GIDL电流增大所导致的栅极击穿电压的降低。
- SONOS结构嵌入式闪存的制造方法-201610924741.8
- 戴树刚;唐小亮;黄冠群 - 上海华力微电子有限公司
- 2016-10-24 - 2017-01-04 - H01L21/8247
- 本发明提供了一种SONOS结构嵌入式闪存的制造方法，包括：第一步骤：在完成阱注入之后，在整个硅衬底上形成叠层，该叠层包括上层氮化物层和下层氧化物层；其中，整个硅衬底包括核心器件区、外围器件区和存储器件区；第二步骤：利用掩模刻蚀掉存储器件区以外的其他区域覆盖的叠层；第三步骤：在整个硅衬底表面形成第一栅氧层的下部部分；第四步骤：利用掩模刻蚀掉存储器件区顶部的所述下部部分；第五步骤：在核心器件区和外围器件区形成第一栅氧层的上部部分，同时在存储器件区形成顶部氧化层。
- 具SONOS存储单元的非挥发性存储器的制造方法-201510235948.X
- 林松斌;张文忠 - 联华电子股份有限公司
- 2015-05-11 - 2017-01-04 - H01L21/8247
- 本发明公开一种具SONOS存储单元的非挥发性存储器的制造方法，包括提供一基板；在基板上形成第一栅极氧化层及第一栅极导电层；在完成第一栅极导电层的图型化及蚀刻步骤而形成MOS晶体管栅极后，在基板上形成ONO结构；以及于ONO结构上形成第二栅极导电层，并经图型化及蚀刻步骤而制成NVM晶体管栅极。
- 半导体元件及其制造方法-201510273697.4
- 廖廷丰;詹耀富 - 旺宏电子股份有限公司
- 2015-05-26 - 2017-01-04 - H01L21/8247
- 本发明公开了一种半导体元件及其制造方法。该方法是于基底上形成彼此分隔的至少二个叠层结构与其上的至少二个硬掩模图案。于基底上形成图案化掩模层，图案化掩模层具有开口，所述开口裸露出硬掩模图案的部分顶面及叠层结构之间的部分基底。以图案化掩模层及硬掩模图案为掩模，移除所裸露出的部分基底，以形成沟道。以图案化掩模层及硬掩模图案为掩模，进行离子注入工艺，以于沟道周围的基底中形成掺杂区。
- 一种控制栅耦合系数的提升方法-201610704354.3
- 卢普生;陈精纬;姬峰;陈昊瑜 - 上海华力微电子有限公司
- 2016-08-22 - 2017-01-04 - H01L21/8247
- 本发明提供了一种控制栅耦合系数的提升方法，包括：提供一具有深阱区的半导体衬底，并且在半导体衬底表面沉积有隧穿氧化层、第一浮栅层和掩膜层；然后，在掩膜层、第一浮栅层、隧穿氧化层、深阱区和部分半导体衬底中刻蚀出深沟槽；在深沟槽中填充氧化介质；去除掩膜层，得到被氧化介质围成的且顶部具有开口的掩膜层空位；在掩膜层空位中沉积第二浮栅层，使得第一浮栅层和第二浮栅层紧密接触，掩膜层空位中的第一浮栅层和第二浮栅层构成最终的浮栅结构；刻蚀深沟槽中填充的部分氧化介质，剩余的氧化介质的顶部不低于隧穿氧化层的顶部；在浮栅结构的表面和侧壁制备ONO结构。
- 存储器件及其制造方法及包括该存储器件的电子设备-201610872924.X
- 朱慧珑 - 中国科学院微电子研究所
- 2016-09-30 - 2017-01-04 - H01L21/8247
- 公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括：在衬底上形成的向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一、第二柱状有源区分别排列为第一、第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，该堆叠的最下方和最上方均是源/漏层，各第一柱状有源区中相应的沟道层处于实质上相同的平面上，且相应的源/漏层处于实质上相同的平面上，每一第二柱状有源区包括一体延伸的有源半导体层；分别与沟道层所在的各平面处于实质上相同的平面中的多层第一存储栅堆叠，各层第一存储栅堆叠分别环绕相应平面上各沟道层的外周；环绕各第二柱状有源区外周的多层第二存储栅堆叠。
- 3DNAND闪存的制作方法-201410490109.8
- 高晶;王晶;肖胜安 - 武汉新芯集成电路制造有限公司
- 2014-09-23 - 2017-01-04 - H01L21/8247
- 本发明提出了一种3D NAND闪存的制作方法，在形成多晶硅之前先形成一层隔离介质层，使形成多晶硅时多晶硅在隔离介质层上生长的速率和结晶颗粒大小一致，此外，在形成存储介质层之前，先对多晶硅的侧壁进行修复处理，能够降低多晶硅侧壁的粗糙度，从而使后续的存储介质层与多晶硅保持良好的接触，进而提高3D NAND闪存的性能。
- 环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法-201510481531.1
- 杨大弘 - 旺宏电子股份有限公司
- 2015-08-07 - 2016-12-21 - H01L21/8247
- 本发明公开了一种环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法，该构建方法包括：在基板上形成一多层结构，使多层结构具有交错叠层的多个第一绝缘材料层和导电材料层；识别用来形成位线和字线的位线位置和字线位置；移除多层结构在被识别的位线位置和字线位置之外的部分；在被识别的位线位置和字线位置之外的区域中形成第二绝缘材料垂直结构；移除多层结构沿位线位置被识别的字线位置而未包含被识别的位线位置的区域中的部分；移除第一绝缘材料层沿被识别的字线位置的区域中的第一绝缘材料；及在被识别的位线位置、字线位置中形成位线、字线。
- 3D NAND器件的形成方法-201510225546.1
- 胡华勇;叶蕾 - 中芯国际集成电路制造(上海)有限公司
- 2015-05-05 - 2016-12-07 - H01L21/8247
- 一种3D NAND器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有多层堆叠排布的控制栅结构；形成覆盖所述半导体衬底和控制栅结构的介质层；在所述介质层上形成硬掩膜层，所述硬掩膜层中形成有若干开口；在所述硬掩膜层上形成光刻胶层；进行光刻胶层修剪步骤，去除部分光刻胶层，暴露出最底层的控制栅结构上的开口；进行第一刻蚀步骤，沿开口刻蚀去除部分厚度介质层，在介质层中形成通孔；循环进行光刻胶层修剪步骤和第一刻蚀步骤，依次去除部分光刻胶层，依次暴露出图形化的硬掩膜层中的若干开口，并依次沿对应的开口刻蚀去除部分厚度的介质层，在控制栅结构正上方的介质层中形成若干通孔。本发明的方法防止了刻蚀损伤的产生。
- 半导体结构的形成方法-201510225547.6
- 禹国宾 - 中芯国际集成电路制造(上海)有限公司
- 2015-05-05 - 2016-12-07 - H01L21/8247
- 一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部和隔离层，所述隔离层的表面低于所述鳍部的顶部表面，且所述隔离层覆盖所述鳍部的部分侧壁表面；在所述隔离层表面、以及所述鳍部的侧壁和顶部表面形成第一氮化层；采用氧化处理工艺在所述第一氮化层表面形成氧化层；在所述氧化层表面形成第二氮化层；在所述第二氮化层表面形成栅极结构。所形成的半导体结构的性能提高，形成工艺简化。
- 用于实现自对准分离栅闪存的顶部源线耦合的方法-201210507672.2
- 张雄;张博 - 上海华虹宏力半导体制造有限公司
- 2012-11-30 - 2016-11-30 - H01L21/8247
- 一种用于实现自对准分离栅闪存的顶部源线耦合的方法包括：在衬底上依次沉积氧化物层、多晶硅浮栅和氮化硅硬掩模层，对氮化硅硬掩模进行光刻和刻蚀形成凹槽以露出浮栅表面；在对浮栅的各向同性刻蚀以形成弧形表面后，对在凹槽内的氮化硅硬掩模层侧壁上分别形成第一初始氧化隔离物和第二初始氧化隔离物；沉积耦合氧化物层；在耦合氧化物层上沉积第二多晶硅层；在第二多晶硅层上沉积附加氧化物层；对附加氧化物层进行各向异性刻蚀，从而在第二多晶硅层侧分别形成第一附加氧化物侧壁和第二附加氧化物侧壁；对第二多晶硅层进行刻蚀，从而形成第一多晶硅侧壁和第二多晶硅侧壁。
- 三维半导体元件及其制造方法-201510159727.9
- 杨大弘;洪士平;连楠梓;陈光钊 - 旺宏电子股份有限公司
- 2015-04-07 - 2016-11-23 - H01L21/8247
- 本发明的实施例有关于半导体元件及制造半导体元件的方法。制造半导体元件的方法包括提供基板以及形成多层于基板之上。多层包括交替的多个第一组成材料层及多个第二组成材料层。所述方法还包括形成伸长支柱。此伸长支柱由基板的至少一顶面延伸。
- 导电结构、包含导电结构的系统及装置，及相关方法-201280026880.9
- 迈克尔·A·史密斯;艾瑞克·H·福瑞曼 - 美光科技公司
- 2012-05-23 - 2016-11-23 - H01L21/8247
- 导电结构包含多个导电台阶及至少部分地延伸穿过所述多个导电台阶的触点，所述触点与所述多个导电台阶中的至少一者连通且与所述导电台阶中的至少另一者绝缘。装置可包含此些导电结构。系统可包含半导体装置及阶梯状导电结构，所述阶梯状导电结构具有延伸穿过所述阶梯状导电结构的台阶的多个触点。形成导电结构的方法包含在穿过导电结构的至少一个导电台阶形成的接触孔中形成触点。在阶梯状导电结构中形成电连接的方法包含在穿过所述阶梯状导电结构的每一台阶形成的接触孔中形成触点。
- 存储单元及一次可编程存储器的形成方法-201610596455.3
- 唐辉;刘宇 - 上海华虹宏力半导体制造有限公司
- 2016-07-27 - 2016-11-16 - H01L21/8247
- 本发明提供了一种存储单元及一次可编程存储器的形成方法，包括：首先于半导体衬底上至少形成有一浮栅；其次于所述浮栅的两侧的半导体衬底中形成第一掺杂区；接着于所述半导体衬底上沉积一厚度小于
的第一阻挡层；然后再执行快速热退火工艺。本发明提供的存储单元的形成方法中，在执行快速热退火工艺之前，优先于半导体衬底上沉积一厚度较薄的第一阻挡层，从而可有效防止半导体衬底及浮栅中的离子发生逃逸，影响存储器件的数据保持性能。
- 一种提高闪存低温数据存储特性的方法-201610511071.7
- 申广耀;孙勤;江润峰;胡荣;高杏 - 上海华力微电子有限公司
- 2016-06-30 - 2016-11-16 - H01L21/8247
- 本发明提供了一种提高闪存低温数据存储特性的方法，包括：第一步骤：在硅衬底上，利用N2O退火进行退火处理，生长一层掺氮氧化层；第二步骤：利用ISSG通入H2和O2，生长氧化层作为隧道氧化层，由此掺氮氧化层与隧道氧化层形成总氧化层；第三步骤：在总氧化层上生长多晶硅作为浮栅层；第四步骤：在浮栅层上生长ONO结构的多晶硅间电介质层，用于保证浮栅中电子的存储；第五步骤：在多晶硅间电介质层上形成控制栅多晶硅层。
- 利用侧墙结构提高存储区可靠性的方法以及闪存存储器-201610766307.1
- 顾珍;陈昊瑜;殷冠华 - 上海华力微电子有限公司
- 2016-08-30 - 2016-11-16 - H01L21/8247
- 本发明提供了一种利用侧墙结构提高存储区可靠性的方法以及闪存存储器。利用侧墙结构提高存储区可靠性的方法包括：在闪存的逻辑区和存储区分别形成栅极结构；在同一工艺中，在逻辑区和存储区的栅极结构的侧壁上形成氧化层；在同一工艺中，在逻辑区和存储区的栅极结构的氧化层表面形成氮化层。
- 一种改善SONOS结构嵌入式闪存性能的方法-201610854734.5
- 戴树刚;唐小亮;黄冠群 - 上海华力微电子有限公司
- 2016-09-27 - 2016-11-16 - H01L21/8247
- 本发明公开了一种改善SONOS结构嵌入式闪存性能的方法，包括在定义有核心器件区、外围器件区、存储器件区的整个硅衬底表面依次形成隧穿氧化层、氮化硅电荷俘获层，去除存储器件区以外区域覆盖的隧穿氧化层、氮化硅电荷俘获层，仅在存储器件区以外的硅衬底表面形成一层第一二氧化硅层，在整个硅衬底表面形成一层第二二氧化硅层，以在核心器件区、外围器件区形成由第一、第二二氧化硅层构成的栅氧层薄膜，在存储器件区形成由隧穿氧化层、氮化硅电荷俘获层以及第二二氧化硅层构成的ONO薄膜，可解决SONOS器件尺寸缩小时产生的性能退化以及擦写窗口减小问题。
- 半导体结构制造方法及制成的结构-201210575853.9
- 陈士弘 - 旺宏电子股份有限公司
- 2012-12-26 - 2016-11-09 - H01L21/8247
- 本发明公开了一种半导体结构的制造方法，包括提供一衬底，衬底上具有一导体层；形成一暂置层于导体层上，并对暂置层与下方该导体层的至少一部份进行图案化，以形成多个沟道；填入一第一介电层于沟道处，以形成多个第一介电件于沟道；移除暂置层，以裸露出第一介电件的部份；形成一第二介电层于裸露出的第一介电件，并图案化第二介电层以于裸露出的第一介电件的两侧各形成一间隙壁；和依据间隙壁对导体层进行图案化，以于第一介电件的两侧各形成一图案化导体部。
- 一次性可编程器件的制造方法-201410217798.5
- 许乐;张智侃;曹亚民 - 上海华力微电子有限公司
- 2014-05-21 - 2016-11-09 - H01L21/8247
- 本发明提供一种一次性可编程器件的制造方法，在对浮栅上方沉积介质层之前，先对其表面用特定的药液进行清洗，以去除浮栅上经刻蚀后残留的电荷或颗粒，以获得更清洁的表面，并且此方法不会损害浮栅本体。之后，再进行后续的介质层沉积。如此一来，一次性可编程器件的浮栅上方不会存在电荷或颗粒，避免了浮栅在存储电子时由于电子不稳定导致存储单元失效的情况。
- 一种嵌入式闪存的制作方法-201110301256.2
- 王哲献;高超;胡勇;于涛;江红;李冰寒 - 上海华虹宏力半导体制造有限公司
- 2011-09-28 - 2016-10-19 - H01L21/8247
- 本发明提供了一种嵌入式闪存的制作方法，包括：将半导体衬底划分为闪存区域和逻辑区域，在半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在逻辑区域和闪存区域内分别形成浅沟槽；在浅沟槽内填充绝缘物，以形成浅沟槽隔离；在第一氮化硅层以及浅沟槽隔离上形成第二氮化硅层；在闪存区域形成凹槽；在第二氮化硅层上沉积有源多晶硅层，以在凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除第一氮化硅层和第二氮化硅层；去除逻辑区域的浮栅多晶硅层，在逻辑区域形成CMOS结构，在闪存区域形成字线。本发明提供的嵌入式闪存的制作方法，节约了工艺制程的步骤，提高了去除第二氮化硅层的效率。
- 可优化去胶工艺的SONOS存储器制造方法-201610374614.5
- 刘凯;张可钢;陈华伦;邵国键 - 上海华虹宏力半导体制造有限公司
- 2016-05-31 - 2016-10-12 - H01L21/8247
- 本申请公开了一种可优化去胶工艺的SONOS存储器制造方法，其特征在于，包括以下步骤：步骤一，在已淀积ONO复合膜以及氧化层的硅衬底上，使用光刻胶进行ONO光刻；步骤二，进行ONO干法刻蚀；步骤三，进行ONO湿法刻蚀；步骤四，使用有机溶剂去除ONO光刻胶；步骤五，选择管栅氧生长前的湿法处理；步骤六，进行选择管栅氧生长。新的工艺流程在ONO去胶这步使用有机溶剂去除光刻胶，不与硅反应。因此后续的选择管栅氧生长的均匀性会好很多。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
