|
|
钻瓜专利网为您找到相关结果 909个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其形成方法-CN202011596138.4有效
-
朱一明;王晓光
-
长鑫存储技术有限公司
-
2020-12-29
-
2023-10-13
-
H10B12/00
- 本发明涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底；第一晶体管，包括位于所述衬底内的第一沟道区域、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接；第二晶体管，包括位于所述衬底内的第二沟道区域、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第一沟道区域与所述第二沟道区域的面积不同。本发明能够达到将所述第一晶体管的制造工艺与所述第二晶体管的制造工艺兼容的效果，简化了半导体结构的制造方法，有助于提高存储器中具有所述第一晶体管和/或所述第二晶体管的存储单元的集成密度，并缩小存储单元的尺寸，提高了存储器的性能。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其制备方法-CN202310555400.8有效
-
黄猛
-
长鑫存储技术有限公司
-
2023-05-17
-
2023-10-13
-
H10B12/00
- 本公开涉及一种半导体结构及其制备方法。其中，半导体结构包括：基底，具有电容容置槽；半导体导电柱，位于电容容置槽内，且半导体导电柱沿第一方向延伸并悬挂于电容容置槽的第一方向上的两个侧壁之间；第一电容电极，包括第一电极部以及第二电极部，第一电极部位于半导体导电柱表面，第二电极部位于电容容置槽的第二方向上的侧壁表面和/或电容容置槽底面，第二方向与第一方向相交；电容介质层，位于第一电容电极表面；第二电容电极，位于电容介质层表面，且填充电容容置槽；电极互连结构，连接第二电容电极与第二电极部，且与第一电极部绝缘隔离设置。本公开实施例可以有效防止第二电极部与第二电容电极形成面电容，从而可以提高器件可靠性。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制备方法-CN202310967651.7在审
-
盛薄辉
-
长鑫科技集团股份有限公司
-
2023-08-01
-
2023-10-10
-
H10B12/00
- 本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决位线易扭动甚至坍塌的问题，该制备方法包括：提供晶圆；在晶圆的表面形成覆盖晶圆表面的初始金属硬掩膜层；在初始金属硬掩膜层靠近晶圆边缘的区域形成隔离层，隔离层被配置为将初始金属硬掩膜层分割为中心区域和边缘区域，边缘区域沿晶圆的周向环绕设置在中心区域的外侧；去除边缘区域的初始金属硬掩膜层，保留在中心区域的初始金属硬掩膜层形成为金属硬掩膜层。本申请能够避免位线易扭动甚至坍塌的现象的同时，能够提高晶圆边缘区域的精度，从而能够提升半导体器件的整体性能。
- 半导体结构及其制备方法
- [发明专利]半导体器件结构及制备方法-CN202310815388.X在审
-
元大中
-
长鑫存储技术有限公司
-
2021-07-08
-
2023-10-10
-
H10B12/00
- 本发明公开了一种半导体器件结构及制备方法，半导体器件结构包括衬底、字线沟槽、埋入式栅极字线、覆盖介质层、第一互连孔及互连结构；衬底包括第一区域、与第一区域相邻接的第二区域以及外围电路区域；字线沟槽位于衬底内，字线沟槽贯穿第一区域及第二区域；埋入式栅极字线位于字线沟槽中；其中，埋入式栅极字线包括第一导电层和第二导电层，位于第二区域的第一导电层的厚度大于位于第一区域的第一导电层的厚度；覆盖介质层，位于第二区域和外围电路区域的衬底上；第一互连孔位于第二区域的覆盖层中；互连结构位于第一互连孔内，且与第二区域的第一导电层接触，从而确保埋入式栅极字线可以顺利电引出，保留了减少栅极泄露的优势。
- 半导体器件结构制备方法
- [发明专利]存储器及其制作方法-CN202210289745.9在审
-
苏星松;肖德元;白卫平
-
长鑫存储技术有限公司
-
2022-03-23
-
2023-10-10
-
H10B12/00
- 本公开提供一种存储器及其制作方法，涉及半导体技术领域，用于解决字线不易制作的技术问题，该制作方法包括：在衬底上形成叠层结构，叠层结构包括沿第一方向交替堆叠设置的牺牲层和有源层；去除位于第一区域的部分叠层结构，形成多条间隔设置且沿第二方向延伸的第一沟槽，第一沟槽暴露衬底，以将位于第一区域的有源层分隔成多个间隔设置的有源柱；去除位于第一区域和第二区域的牺牲层；去除位于第二区域的部分有源层，以在第二区域远离第一区域的一端形成呈台阶状的多个连接层；形成栅极材料层包覆连接层和有源柱。栅极材料层用作字线，通过设置连接层，便于制作字线，并将字线引出。
- 存储器及其制作方法
|
