|
|
钻瓜专利网为您找到相关结果 909个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器件及其形成方法-CN202110812497.7有效
-
于业笑
-
长鑫存储技术有限公司
-
2021-07-19
-
2023-10-20
-
H10B12/00
- 一种存储器件及其形成方法，所述形成方法形成的金属字线层包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区的表面。这种特定结构的金属字线层相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度的同时保持较长的长度和较大的深度，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且在第二开口中形成外延半导体层后，外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(DRAM)的性能。
- 存储器件及其形成方法
- [发明专利]集成存储器及集成组合件-CN201811502006.3有效
-
横山雄一
-
美光科技公司
-
2018-12-10
-
2023-10-20
-
H10B12/00
- 本发明涉及集成存储器及集成组合件。一些实施例包含具有电容器的集成组合件。所述电容器具有经配置为向上开口的容器形状的存储节点。所述容器形状具有第一侧表面及第二侧表面。所述第一及第二侧表面沿着所述容器形状的外边缘且彼此成相对关系。所述第二侧表面具有与所述第一侧表面垂直重叠的下部且具有与所述第一侧表面并不垂直重叠的上部。中层晶格邻近所述第一侧表面且支撑所述第一侧表面。高层晶格邻近所述第二侧表面且支撑所述第二侧表面。一些实施例包含集成存储器(例如，DRAM)。
- 集成存储器组合
- [发明专利]半导体装置及其制造方法-CN202010171855.6有效
-
吴铁将
-
美光科技公司
-
2015-08-05
-
2023-10-20
-
H10B12/00
- 本发明公开了一种半导体装置及其制造方法，所述半导体装置包括基材、第一主动区、第二主动区以及闸极结构。第一主动区和第二主动区设于基材中。闸极结构包括底部、和第一主动区连接的第一侧壁，以及和第二主动区连接的第二侧壁。第一侧壁和底部具有第一交点，从第一交点往基材延伸出第一水平线，而第一侧壁和第一水平线具有第一夹角。第二侧壁和底部具有第二交点，从第二交点往基材延伸出第二水平线，而第二侧壁和第二水平线具有第二夹角。第一夹角与第二夹角不同。根据本发明，即便缩减半导体装置的尺寸，但两相邻闸极堆叠的底部之间的距离可保持固定，因此半导体装置中可以不产生字元线(WL)间干扰，进而增进较小尺寸的半导体装置的效能。
- 半导体装置及其制造方法
- [发明专利]半导体结构的制作方法及半导体结构-CN202110961599.5有效
-
陈诚;洪海涵;黄俊杰;王晓玲
-
长鑫存储技术有限公司
-
2021-08-20
-
2023-10-20
-
H10B12/00
- 本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括提供基底，在基底上形成位线接触区，位线接触区内具有第一凹槽；在第一凹槽内形成第一位线接触层，第一凹槽内的第一位线接触层围合成第二凹槽；在第二凹槽内形成扩散层，位于第二凹槽内的扩散层围合成第三凹槽；在第三凹槽内形成第二位线接触层，位于第三凹槽内的第二位线接触层具有缝隙；对扩散层进行处理，以使扩散层中的离子向第一位线接触层和第二位线接触层中扩散，并填充满缝隙。本公开通过在位线接触区内形成扩散层，并对扩散层进行处理，有效修复半导体结构中的深层缝隙，进而减小半导体结构的电阻，从而有效提高产品良率和半导体结构的性能。
- 半导体结构制作方法
- [发明专利]半导体装置-CN202211664705.4在审
-
孙智慧;金浩中;金永信;金孝锡;崔捧植;具太雄;徐泰河
-
三星电子株式会社
-
2022-12-23
-
2023-10-17
-
H10B12/00
- 提供了一种半导体装置。所述半导体装置包括：基底，包括单元区域的具有第一源极/漏极区域和第二源极/漏极区域的第一有源图案；器件隔离层，在单元区域上位于限定第一有源图案的沟槽中；缓冲层，位于单元区域上；线结构，在第三方向上延伸，从单元区域延伸到边界区域，并且包括穿过缓冲层并接触第一源极/漏极区域的第一导电图案、位于第一导电图案上的位线以及位于位线与第一导电图案之间的第一阻挡图案；一对间隔件，分别位于线结构的两个侧壁上；接触件，位于第二源极/漏极区域上；接垫，位于接触件上；第一磨料颗粒，位于接触件与接垫之间；以及数据存储元件，位于接垫上。
- 半导体装置
- [发明专利]半导体器件-CN202211586563.4在审
-
金钟珉;尹灿植;金孝燮;朴素贤;安濬爀
-
三星电子株式会社
-
2022-12-09
-
2023-10-17
-
H10B12/00
- 提供了一种半导体器件，所述半导体器件包括：导电接触插塞，所述导电接触插塞位于衬底上，并且包括下部和位于所述下部上的上部，所述下部具有第一宽度，并且所述上部具有小于所述第一宽度的第二宽度；位线结构，所述位线结构位于所述导电接触插塞上，并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构；以及第一下间隔物、第二下间隔物和第三下间隔物，所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上，其中，所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。
- 半导体器件
|
