“H10B12/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果909个，建议您升级VIP下载更多相关专利

[实用新型]半导体器件-CN202321161166.2有效
发明人：吴淑贤;游奎轩 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-05-15 - 公布日： 2023-08-22 - 主分类号： H10B12/00 文献下载
摘要：本实用新型提供一种半导体器件，包括：衬底；隔离区，所述隔离区位于所述衬底内，并定义出多个有源区；多条位线，所述多条位线位于所述衬底上；多个接触插塞，所述多个接触插塞分别位于所述多条位线之间，且所述接触插塞包括一底部，所述底部位于所述衬底的所述有源区内，所述底部与所述有源区相邻的侧面至少包括位于不同平面的第一侧面和第二侧面。通过在与有源区相邻的侧面形成多个位于不同平面的侧面，可以降低接触电阻，提高半导体器件的接触性能，从而提高半导体器件的读写速度。
半导体器件

[发明专利]半导体结构及其形成方法-CN202310713121.X在审
发明人：张圆喜 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种半导体结构及其形成方法，半导体结构包括：基底；位于所述基底上的外延层和限定所述外延层的隔离结构，所述外延层沿第一方向延伸；沿第二方向延伸的字线沟槽和位于所述字线沟槽内的字线结构，所述字线沟槽穿过所述外延层和所述隔离结构，所述字线沟槽包括位于所述外延层中的第一子沟槽和位于所述隔离结构中的第二子沟槽，沿所述基底指向所述外延层的方向上，所述第一子沟槽的底部高于所述第二子沟槽的底部，所述第二方向与所述第一方向相交；位于所述外延层内的埋入式绝缘层；其中，沿所述基底指向所述外延层的方向上，所述外延层沿所述第二方向上的尺寸逐渐变大。本公开实施例至少有利于提升半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构及其制造方法-CN202310713143.6在审
发明人：徐汉东;金宰佑;顾婷婷;薛兴坤;脱穷 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：多个沿第一方向以及第二方向间隔且呈阵列排布的存储单元，第一方向与第二方向均垂直于第三方向，且第一方向与第二方向的夹角小于90°，存储单元包括沿第三方向排布的第一晶体管和第二晶体管，第一晶体管的第一端与第二晶体管的控制端电连接；沿第二方向延伸的第一字线以及沿第一方向延伸的第一位线，第一字线与第一晶体管的控制端电连接，第一位线与第一晶体管的第二端电连接；沿第一方向延伸的第二字线以及沿第二方向延伸的第二位线，第二字线与第二晶体管的第一端电连接，第二位线与第二晶体管的第二端电连接。至少可以提高存储单元阵列结构的集成密度。
半导体结构及其制造方法

[发明专利]垂直存储器设备及其形成方法-CN202180005010.2在审
发明人：杨涛;赵冬雪;杨远程;刘磊;张坤;王迪;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及一种包括阶梯结构的存储器结构。阶梯结构可以包括底部选择栅极、形成在底部选择栅极上方的板线、以及形成在板线上方的字线。柱可延伸穿过底部选择栅极、板线和字线。该存储器结构还可以包括形成在柱下方的源极结构和形成在柱上方的漏极帽。存储器结构还可以包括形成在漏极帽上方的位线。
垂直存储器设备及其形成方法

[发明专利]半导体存储结构-CN202210111246.0在审
发明人：张皓筌 -专利权人：华邦电子股份有限公司
申请日： 2022-01-29 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种半导体存储结构，包含半导体基板、半导体基板上的位线、位线侧壁上的介电衬层、以及位线的一侧上的电容接触件。介电衬层包括：位线侧壁上的第一氮化物衬层、第一氮化物衬层侧壁上的氧化物衬层、以及氧化物衬层侧壁上的第二氮化物衬层。电容接触件包括：设置于半导体基板上的半导体插塞、半导体插塞上的金属插塞、包含分别沿着金属插塞的侧壁与底部延伸的侧壁部与底部的金属硅化物衬层、以及金属硅化物衬层上的氮化物层。侧壁部设置于第二氮化物衬层的正上方。
半导体存储结构

[发明专利]半导体存储器件-CN202211566742.1在审
发明人：朴正敏;林汉镇 -专利权人：三星电子株式会社
申请日： 2022-12-07 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：一种半导体存储器件，包括：衬底；以及电容器结构，所述电容器结构位于所述衬底上，并且包括下电极、电容器电介质层和上电极。其中，所述电容器电介质层包括：下界面层，所述下界面层位于所述下电极上并且掺杂有第一导电类型的杂质；上界面层，所述上界面层在所述上电极下方，并且掺杂有并非所述第一导电类型的第二导电类型的杂质；以及电介质结构，所述电介质结构位于所述下界面层与所述上界面层之间。
半导体存储器件

[发明专利]存储器及其制造方法-CN202210116855.5在审
发明人：刘藩东;华文宇;骆中伟;张帜;徐文祥 -专利权人：芯盟科技有限公司
申请日： 2022-02-07 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种存储器及其制造方法，所述制造方法包括：提供衬底；在所述衬底表面形成沿第一方向延伸的若干相互平行的第一隔离结构，和沿第二方向延伸的若干相互平行的第一沟槽；所述第一方向与所述第二方向垂直；所述第一沟槽的深度小于所述衬底的厚度；所述第一隔离结构和所述第一沟槽将所述衬底划分为多个沟道柱；形成覆盖所述第一沟槽内壁的字线结构；在所述沟道柱的表面形成存储结构；从所述衬底背面去除所述第一沟槽底部的部分所述字线结构，形成在所述第一沟槽内相互分离的两条字线。
存储器及其制造方法

[发明专利]半导体结构及其制备方法-CN202310357527.9有效
发明人：宣锋;程明霞;金星 -专利权人：长鑫存储技术有限公司
申请日： 2023-04-06 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开提供一种半导体结构及其制备方法，涉及半导体技术领域。该半导体结构的制备方法包括提供基底，基底包括至少两个间隔设置的栅极结构，栅极结构至少包括栅极导电层和位于栅极导电层顶部的绝缘盖层；形成覆盖绝缘层顶面的保护层，以及覆盖各个栅极结构以及位于该栅极结构上保护层的隔离结构；形成介质层，介质层覆盖隔离结构；介质层和保护层具有高刻蚀选择比；选择性地去除部分介质层、部分保护层和部分绝缘盖层，以形成第一接触孔和第二接触孔；第一接触孔的孔底位于栅极结构内，并暴露出栅极结构的第一导电层，第二接触孔位于相邻的栅极结构之间，并暴露出基底。本公开能够降低对隔离结构的损伤，提高半导体结构的良率。
半导体结构及其制备方法

[发明专利]半导体结构的制造方法及半导体结构-CN202310625182.0在审
发明人：郭帅 -专利权人：长鑫存储技术有限公司
申请日： 2023-05-29 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种半导体结构的制造方法及半导体结构，半导体结构的制造方法包括，提供基底，在基底内形成位线及位于位线上的沟槽结构和有源柱，有源柱沿第一方向和第二方向间隔排布，第一方向与第二方向相交；相邻有源柱间隔设置于沟槽结构的两侧，位线沿第一方向延伸且与有源柱电连接；在沟槽结构内形成保护层及第一介质层，第一介质层填充沟槽结构的底部区域，保护层至少覆盖沟槽结构远离基底的部分侧壁；形成沿第二方向延伸的字线，字线覆盖部分第一介质层远离基底的顶表面以及部分保护层。
半导体结构制造方法

[发明专利]半导体结构的制造方法和半导体结构-CN202310450440.6在审
发明人：张启晰 -专利权人：长鑫存储技术有限公司
申请日： 2023-04-23 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例涉及半导体制造技术领域，提供一种半导体结构及其制造方法，制造方法包括：提供包括阵列排布的有源结构以及间隔排布的堆叠结构的基底，堆叠结构沿水平方向贯穿有源结构，堆叠结构包括沿基底的厚度方向交替层叠的第一牺牲层和第二牺牲层；去除第一牺牲层，暴露出部分有源结构；以第二牺牲层为掩膜刻蚀暴露出的部分有源结构，以形成沿基底的厚度方向上相互间隔的多个凹槽；去除第二牺牲层以形成具有凹槽的字线沟槽；于字线沟槽内形成字线结构，字线结构具有位于凹槽内的凸起结构。通过形成具有凹槽的字线沟槽，以形成具有凸起结构的字线结构，增大字线结构与有源结构之间的接触面积，以增大沟道长度，改善短沟道效应引起的漏电现象。
半导体结构制造方法

[发明专利]半导体元件及其制备方法-CN202211444805.6在审
发明人：卢立翰 -专利权人：南亚科技股份有限公司
申请日： 2022-11-18 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：一种半导体元件，包括设置在一半导体基底中的一第一源极或漏极区及一第二源极或漏极区。该半导体元件还包括设置在该半导体基底中并位于该第一源极或漏极区与该第二源极或漏极区之间的一字元线结构。该字元线结构包括一复合栅极介电质，以及设置在该复合栅极介电质上的一下电极层。该字元线结构还包括设置在该下电极层上的一上电极层，以及设置在该下电极层与该上电极层之间的一石墨烯层。该复合栅极介电质包括一栅极介电层及一保护衬层。
半导体元件及其制备方法

[发明专利]半导体存储器件-CN202310109454.1在审
发明人：安浚爀;金成禹;李明东;崔珉豪 -专利权人：三星电子株式会社
申请日： 2023-02-13 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：一种半导体存储器件可以包括：基板，包括单元区和沿着单元区的周边的外围区；单元区隔离层，在基板中沿着单元区的周边并限定单元区；单元导电线，在单元区上并包括在单元区隔离层上的侧壁；外围栅极导电层，在外围区上并包括在单元区隔离层上的侧壁；以及隔离绝缘层，在单元区隔离层上与单元导电线的侧壁和外围栅极导电层的侧壁接触。
半导体存储器件

[发明专利]一种混合集成的SRAM存储单元结构及制备方法-CN202310356058.9在审
发明人：殷华湘;张学祥;姚佳欣 -专利权人：中国科学院微电子研究所
申请日： 2023-04-04 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种混合集成的SRAM存储单元结构及制备方法。本发明通过选择部分区域不进行沟道释放和其余区域进行沟道释放，以在不同位置分别形成驱动电流更大FinFET结构和驱动电流更小的GAAFET，由此实现GAAFET与FinFET混合集成，在进行晶体管比例设计时不会导致电路面积增大，更利于集成密度的进一步提升。
一种混合集成 sram 存储单元结构制备方法

[发明专利]集成组合件及形成集成组合件的方法-CN201880085068.0有效
发明人：氏原慎吾;竹谷博昭 -专利权人：美光科技公司
申请日： 2018-11-14 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：一些实施例包含一种集成组合件，其具有经配置以包括一对基座的第一半导体材料。所述基座具有通过空间彼此分离的上部区，且具有在所述空间下方的底板区处彼此接合的下部区。第二半导体材料经配置为延伸于所述基座之间的桥。所述桥通过间隙与所述底板区隔开。所述桥具有邻近所述基座的端部，且具有介于所述端部之间的主体区。所述主体区具有外周边。源极/漏极区在所述基座内，且沟道区在所述桥内。介电材料围绕所述桥的所述主体区的所述外周边延伸。导电材料围绕所述介电材料延伸。一些实施例包含形成集成组合件的方法。
集成组合形成方法

[发明专利]一种半导体器件结构及其制造方法、DRAM和电子设备-CN202210542082.7有效
发明人：王祥升;王桂磊;赵超 -专利权人：北京超弦存储器研究院
申请日： 2022-05-17 - 公布日： 2023-08-15 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件结构及其制造方法、DRAM和电子设备，半导体器件结构包括：衬底；多个存储单元列，每个存储单元列均包括沿第一方向堆叠设置在衬底一侧的多个存储单元，多个存储单元列在衬底上沿第二方向和第三方向排列形成阵列；存储单元包括晶体管和电容器，晶体管包括半导体柱和栅极，半导体柱包括源极区、反转沟道区和漏极区；多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条沿第三方向延伸的字线。本申请实施例的半导体器件结构具有立体堆叠结构，多个晶体管共用位线，存储密度较大，而且晶体管采用反转沟道，可以获得高开关比。
一种半导体器件结构及其制造方法 dram 电子设备

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top