[发明专利]半导体封装装置及其制造方法

说明书

本公开提供了半导体封装装置及其制造方法，通过在电子芯片两个相对表面分别设置第一导电垫和第二导电垫，可同时降低硅光子结构中电子芯片与上方光子芯片以及与下方衬底之间的电性路径长度。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

目前的硅光子结构中，电子芯片(EIC，electronic integrated circuit)与光子芯片(PIC，photonic integrated circuit)的连接方式已从传统的并排(side by side)设置演变成为通过重布线层垂直连接电子芯片和光子芯片。

如图1所示，光子芯片11通过重布线层垂直连接电子芯片12，图1中，电子芯片12的主动面朝上与光子芯片11进行电性连接，而电子芯片12的非主动面则需要使用粘合层13(例如，裸片附着膜(DAF，Die Attach Film))固定到下方重布线层上。但如果电子芯片12中具有贯穿电子芯片12的硅通孔(TSV，Through Silicon Via)，则粘合层13会阻挡电子芯片与下方重布线层的电性连接，进而若后续将硅光子结构结合到基板上时，需要额外设计高度较高的导电柱来将电子芯片12的硅通孔从电子芯片12上方连接到额外设计高度较高的导电柱，并通过上述导电柱来连接到基板，从而导致电子芯片12的硅通孔到基板的导电路径较长。

同理，若电子芯片12的主动面朝下，则可以采取表面贴装技术(SMT，SurfaceMounting Technology)方式，例如通过焊料键合(solder bonding)将电子芯片12的主动面与下方的重布线层电性连接，进而后续将硅光子结构键合到基板上时，电子芯片12与下方基板之间电性连接路径较短。然而，由于电子芯片12的主动面朝下，这可能导致需要额外设计高度较高的导电柱来将电子芯片12的朝下的主动面连接到上述额外设计高度较高的导电柱，并通过上述导电柱来连接到光子芯片11，这将导致电子芯片12的主动面到光子芯片11之间的电性路径较长。

发明内容

本公开提出了半导体封装装置及其制造方法。

第一方面，本公开提供了一种半导体封装装置，包括：

第一线路层；

电子芯片，设置于所述第一线路层上，所述电子芯片具有相对的第一表面和第二表面，所述第一表面邻近所述第一线路层；

至少两个第一导电垫，设置于第一表面；

至少两个第二导电垫，设置于所述第二表面，所述至少两个第一导电垫和所述至少两个第二导电垫中存在至少一对水平投影重叠且电性不连接的第一导电垫和对应的第二导电垫。

在一些可选的实施方式中，所述至少两个第一导电垫和所述至少两个第二导电垫中存在至少一对电性连接的第一导电垫和对应的第二导电垫。

在一些可选的实施方式中，所述电性连接的第一导电垫和对应的第二导电垫通过贯穿所述电子芯片的硅通孔电连接。

在一些可选的实施方式中，所述半导体封装装置还包括：

至少两个电连接件，设置于所述第一线路层下，且电连接所述第一线路层。

在一些可选的实施方式中，所述半导体封装装置还包括：

衬底，设置于所述至少两个电连接件下且接触所述至少两个电连接件，所述至少两个第一导电垫中存在用于将所述电子芯片电连接至所述衬底的第一导电垫和用于将所述电子芯片物理连接至所述衬底的第一导电垫。

在一些可选的实施方式中，所述半导体封装装置还包括：

第二线路层，设置于所述电子芯片上且电连接所述第二导电垫；

光子芯片，设置于所述第二线路层上且电连接所述第二线路层。