[发明专利]半导体结构及其制作方法

说明书

本发明实施例提供一种半导体结构及其制作方法，包括：基底以及位于基底上的接合垫，且基底暴露出接合垫表面；接合柱，位于接合垫远离基底的表面且与接合垫相接触；第一器件，位于基底上，且与接合柱相互间隔；焊垫，位于第一器件远离基底的表面；介质层，环绕接合柱的侧壁；电磁屏蔽层，至少位于接合柱顶面、介质层顶面和介质层远离接合柱的侧壁；引线，引线的一端与焊垫接触电连接，引线的另一端与电磁屏蔽层接触电连接。本发明实施例有利于提高引线与电磁屏蔽层和焊垫之间的连接强度，和防止接合柱和第一器件之间的电干扰，以提高半导体结构的稳定性。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术

随着技术进步，半导体封装的集成度和整合度逐步增强，电子设备向微型化、高速、高可靠、低成本和低功耗的方向发展。半导体封装中的连接通常是通过引线键合实现的。引线键合(Wire Bonding)是用金属丝将芯片的I/O端与对应的封装引脚或基板上焊盘互连。固相焊接过程，采用加热、加压和超声波能量，破坏表面氧化层和污染，产生塑性变形，界面亲密接触发生电子共享和原子扩散形成焊点。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高引线与电磁屏蔽层和焊垫之间的连接强度，和防止接合柱和第一器件之间的电干扰，以提高半导体结构的稳定性。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底以及位于所述基底上的接合垫，且所述基底暴露出所述接合垫表面；接合柱，位于所述接合垫远离所述基底的表面且与所述接合垫相接触；第一器件，位于所述基底上，且与所述接合柱相互间隔；焊垫，位于所述第一器件远离所述基底的表面；介质层，环绕所述接合柱的侧壁；电磁屏蔽层，至少位于所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁；引线，所述引线的一端与所述焊垫接触电连接，所述引线的另一端与所述电磁屏蔽层接触电连接。

相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底，所述基底上具有接合垫，且所述基底暴露出所述接合垫表面；在所述接合垫远离所述基底的表面形成接合柱；在所述接合柱的侧壁形成介质层；至少在所述接合柱顶面、所述介质层顶面和所述介质层远离所述接合柱的侧壁形成电磁屏蔽层；在所述基底上形成第一器件，且所述第一器件远离所述基底的表面具有焊垫，所述第一器件与所述电磁屏蔽层相互间隔；采用引线连接所述接合柱和所述焊垫。

与相关技术相比，本发明实施例提供的技术方案具有以下优点：

上述技术方案中，在接合垫上设置接合柱，在基底指向第一器件的方向上，有利于降低连接接合柱和焊垫的引线两端点之间的高度差，降低引线的弯曲弧度，即使在引线两端点的间距减小的情况下，也可以通过降低引线两端点之间的高度差来缓解引线的弯曲弧度，从而有利于提高引线与接合柱和焊垫之间的连接强度，以提高半导体结构的稳定性。此外，介质层环绕接合柱的侧壁，有利于避免接合柱侧壁被氧化或者腐蚀和对接合柱起支撑作用，电磁屏蔽层包裹接合柱以及介质层暴露出的表面，有利于防止相邻接合柱以及接合柱和第一器件之间的电磁干扰。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。

图1至图3为本发明一实施例提供的半导体结构对应的剖面结构示意图；

图4至图9为本发明又一实施例提供的半导体结构的剖面结构示意图；

图10至图16为另一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图；

图17至图22为再一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，目前引线与芯片的I/O端与封装引脚或基板上焊盘之间的连接强度有待提高，半导体结构的稳定性有待提高。