[发明专利]半导体结构及其制作方法

说明书

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底和位于基底第一面的介质层，基底中具有多个第一金属层，介质层内具有磁芯，磁芯在第一面的正投影为封闭环状图形，第一金属层具有相对的第一端和第二端，第一端在第一面的正投影位于封闭环状图形围成的区域内，第二端在第一面的正投影位于封闭环状图形围成的区域外；多个位于磁芯远离基底一侧和位于磁芯相对两侧的第二金属层，第二金属层一端与一第一金属层的第一端电连接，另一端与另一第一金属层的第二端电连接，多个第一金属层与多个第二金属层构成呈螺线管状的金属层，且金属层与磁芯之间具有间隔。本发明实施例有利于提高半导体结构中电感器电学性能和降低电感器占用空间。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术

电感器是电子产品的基本组成部分，微电感器广泛用于射频微机电系统和微致动器中。其中，微电感器可以作为开关模式电源(SMPS，Switch Mode Power Supply)的储能元件。SMPS的小型化已成为开发下一代电源的主要重点，即封装电源(PwrSiP,Power Supplyin Package)和片上电源(PwrSoC，Power Supply on Chip)。其中，PwrSoC的发展方向是将所有电力电子组件集成在一个芯片上以实现更高的集成度，低成本，高效率和功率密度。PwrSoC技术对电感器要求包括紧凑的物理尺寸，高电流容量以及高品质因素。

然而，随着半导体技术的不断发展，芯片的尺寸也在不断减小，对集成在芯片上的电感器的尺寸以及电学性能提出了更高的要求。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高半导体结构中电感器的电学性能和降低电感器占用空间。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底和位于所述基底的第一面的介质层，所述基底中具有多个第一金属层，所述介质层内具有磁芯，所述磁芯在所述第一面的正投影为封闭环状图形，且每一所述第一金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交，所述第一金属层具有相对的第一端和第二端，所述第一端在所述第一面的正投影位于所述封闭环状图形围成的区域内，所述第二端在所述第一面的正投影位于所述封闭环状图形围成的区域外；多个第二金属层，所述第二金属层位于所述介质层中，所述第二金属层位于所述磁芯远离所述基底的一侧且还位于所述磁芯相对的两侧，所述第二金属层的一端与一所述第一金属层的所述第一端电连接，所述第二金属层的另一端与另一所述第一金属层的所述第二端电连接，多个所述第一金属层与多个所述第二金属层构成呈螺线管状的金属层，且所述金属层与所述磁芯之间具有间隔。

另外，所述第二金属层包括位于所述磁芯相对的两侧的第三金属层和位于所述磁芯远离所述基底的一侧的第四金属层，所述第三金属层穿透部分所述介质层且与所述第一金属层电连接。

另外，在垂直于所述第一面的方向上，所述第四金属层的厚度范围与所述第一金属层的厚度范围相同；所述第三金属层在沿垂直于所述第三金属层延伸方向的方向上的厚度范围与所述第一金属层的厚度范围相同。

另外，所述第三金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围相同，所述第四金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围也相同。

另外，所述介质层至少包括位于所述第一面的第一介质层和位于所述第一介质层远离所述基底一侧的第二介质层，且所述磁芯位于所述第一介质层中，所述第三金属层贯穿所述第一介质层和所述第二介质层，所述第四金属层位于所述第二介质层中。

另外，且所述介质层还包括位于所述第二介质层远离所述基底一侧的第三介质层，所述第三介质层位于所述第四金属层表面。