[发明专利]具有虚设管芯的封装结构、半导体装置及其形成方法

说明书

本发明实施例提供一种形成封装结构的方法及一种封装结构。所述方法包括将主管芯与虚设管芯并排地放置在载体衬底上。所述方法还包括沿所述主管芯的侧壁及所述虚设管芯的侧壁形成模塑料。所述方法还包括在所述主管芯及所述虚设管芯之上形成包括多个通孔及多个导电线的重布线层，其中所述多个通孔及所述导电线电连接到所述主管芯的连接件。所述方法还包括移除所述载体衬底。

技术领域

本发明实施例涉及一种结构，且更具体来说涉及例如具有虚设管芯的扇出型封装的结构及其形成方法。

背景技术

随着半导体技术的演变，半导体芯片/管芯变得越来越小。与此同时，需要将更多的功能集成至半导体管芯中。因此，半导体管芯需要将越来越大数目的输入/输出(I/O)焊盘充填至更小的面积中，且输入/输出焊盘的密度随着时间迅速上升。因此，对半导体管芯的封装变得更困难，此会不利地影响封装的产率(yield)。

传统的封装技术可分为两个类别。在第一类别中，晶片上的管芯先被封装、之后被锯切。此种封装技术具有某些有利特征，例如生产量(throughput)更大及成本更低。此外，需要使用更少的底部填充剂或模制化合物。然而，此种封装技术也具有缺点。如上所述，管芯的尺寸正变得越来越小，且相应封装仅可为扇入型封装(fan-in type package)，其中每一管芯的输入/输出焊盘被限于相应管芯的表面正上方的区。由于管芯的面积有限，输入/输出焊盘的数目会因对输入/输出焊盘的间距的限制而受限。假如焊盘的间距减小，则可能会出现焊料桥(solderbridge)。另外，在固定球尺寸要求下，焊料球必须具有某一尺寸，而此又会限制可被充填在管芯的表面上的焊料球的数目。

在另一种封装类别中，管芯先被从晶片锯切出、之后被封装，且仅对“已知合格管芯(known-good-die)”进行封装。此种封装技术的有利特征是可形成扇出型封装，这意味着，管芯上的输入/输出焊盘可被重布至比管芯大的面积，且因此充填在管芯的表面上的输入/输出焊盘的数目可增加。

发明内容

本发明实施例提供一种结构，包括一个或多个主管芯，一个或多个虚设管芯、模塑料、多个重布线层以及多个外部连接件。所述一个或多个虚设管芯中的虚设管芯被定位在所述一个或多个主管芯中的主管芯旁边。所述模塑料沿所述一个或多个主管芯的侧壁及所述一个或多个虚设管芯的侧壁延伸。所述多个重布线层包括多个通孔及多个导电线，所述一个或多个主管芯接触所述多个重布线层的第一表面。所述多个外部连接件设置在所述多个重布线层的第二表面上，所述第一表面与所述第二表面是所述多个重布线层的相对表面。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明实施例的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据某些实施例的晶片的平面图。

图2A、图2B及图2C是根据某些实施例的装置的剖视图。

图3是根据某些实施例的晶片的平面图。

图4至图9是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。

图10A、图10B及图10C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。

图11A、图11B及图11C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。

图12A、图12B及图12C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。

图13A、图13B、图13C及图13D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。

图14A、图14B、图14C及图14D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。