[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是指一种可提升良率的半导体封装件及其制法。

背景技术

目前的扇出(Fan-Out)型半导体封装件主要通过于载体的整个表面上形成封装胶体以对多个芯片进行封装，但因该封装胶体与该载体的接触面积过大，且该封装胶体的热膨胀系数(Coefficient of Thermal Expansion;CTE)高于该载体的热膨胀系数，以致该封装胶体容易产生过大应力而造成翘曲(warpage)的情形，因而导致后续难以在该封装胶体上进行线路重布及切单等制程。

图1A与图1B为绘示现有技术的半导体封装件的制法的剖视示意图。

如图1A所示，先形成剥离层(release layer)11于载体10上，并设置多个具有焊垫121的芯片12于该剥离层11上，再形成封装胶体13于该剥离层11上以包覆该些芯片12。

接着，对该载体10、剥离层11与封装胶体13进行烘烤作业，并移除该载体10与该剥离层11。

上述半导体封装件的制法的缺点，在于该封装胶体13与该载体10上的剥离层11的接触面积过大，且该封装胶体13的热膨胀系数与杨氏系数(Young’s Modulus)也分别高于该载体10的热膨胀系数与杨氏系数，使得该封装胶体13容易产生如图1B所示翘曲的情形，因而导致后续难以在该封装胶体13上进行线路重布及切单等制程，并降低该半导体封装件的良率。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

本发明的主要目的为提供一种半导体封装件及其制法，能防止该些封装胶体产生翘曲的情形，并提升该半导体封装件的良率。

本发明的半导体封装件，其包括：半导体组件，其具有作用面与形成于该作用面的多个焊垫；封装胶体，其具有相对的第一表面与第二表面，并包覆该半导体组件，且该封装胶体的第一表面外露出该半导体组件的作用面及焊垫；以及缓冲层，其形成于该封装胶体的第二表面上。

该封装胶体可具有邻接该第一表面与该第二表面的侧面，该缓冲层形成于该封装胶体的第二表面及侧面上。

该半导体封装件可包括线路层，其形成于该半导体组件的作用面上以电性连接该些焊垫。

本发明还提供一种半导体封装件的制法，其包括：提供一第一承载件与多个半导体组件，该半导体组件具有作用面与形成于该作用面的多个焊垫；以该作用面将该半导体组件设置于该第一承载件上；形成封装胶体于该第一承载件上以分别包覆该些半导体组件，并使该些封装胶体之间具有间隙；形成缓冲层于该第一承载件上以包覆该些封装胶体及填入该间隙；以及移除该第一承载件以外露出该半导体组件的作用面、焊垫、封装胶体及缓冲层。

该第一承载件可具有第一载体与形成于该第一载体上的第一剥离层，该半导体组件以该作用面设置于该第一剥离层上，该些封装胶体与该缓冲层依序形成于该第一剥离层上。

该半导体封装件的制法可包括藉由该第一剥离层移除该第一承载件的第一载体。

该半导体封装件的制法可包括提供一具有第二载体与形成该第二载体上的第二剥离层的第二承载件，并于形成该缓冲层后，以该第二剥离层将该第二承载件形成于该缓冲层上；以及形成线路层于该封装胶体的第一表面及该半导体组件的作用面上以电性连接该些焊垫。

该半导体封装件的制法可包括藉由该第二剥离层移除该第二承载件的第二载体；以及进行切单作业以形成多个半导体封装件。该切单作业可依据该些封装胶体的侧面进行切割、或依据该些封装胶体的间隙或周围的缓冲层进行切割，以形成该些半导体封装件。

上述半导体封装件及其制法中，该封装胶体可藉由网版印刷、压合或模压方式包覆于该半导体组件上。该缓冲层的热膨胀系数可低于该封装胶体的热膨胀系数，而该缓冲层的杨氏系数也可低于该封装胶体的杨氏系数。该缓冲层可为热膨胀系数介于3至20ppm/℃或杨氏系数介于1至1000MPa(百万帕斯卡)的有机聚合物。

由上可知，本发明的半导体封装件及其制法，主要在第一承载件上设置多个半导体组件，并形成封装胶体于该第一承载件上以分别包覆该些半导体组件，以使该些封装胶体之间具有间隙，再形成缓冲层于该第一承载件上以包覆该些封装胶体及填入该间隙，而该缓冲层的热膨胀系数可低于该封装胶体的热膨胀系数，或该缓冲层的杨氏系数可低于该封装胶体的杨氏系数。