[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件，尤指一种在封装胶体上可接置半导体组件的半导体封装件及其制法。

背景技术

具有缩小芯片封装面积及缩短信号传输路径等优点的覆晶技术，目前已经广泛应用于芯片封装领域，例如，芯片直接贴附封装(Direct Chip Attached,DCA)、芯片尺寸构装(Chip Scale Package,CSP)以及多芯片模块封装(Multi-Chip Module,MCM)等型态的封装模块，现在产业界正在广泛运用覆晶技术而达到缩小芯片封装面积的目的。

覆晶封装工艺中，热膨胀系数的差异导致体积较小的芯片与封装基板之间可靠度(reliability)下降的主因。如果体积小的芯片与封装基板的热膨胀系数差异甚大，芯片外围的凸块将无法与封装基板上对应的接点形成良好的接合，当温度变化造成体积也发生变化时将使得凸块自封装基板上剥离。此外，此种芯片与封装基板之间的热膨胀系数不匹配(mismatch)的问题，倘若再随着集成电路的积集度的增加及体积越加缩小，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也会日渐严重，最终将造成信赖性测试失败。

覆晶技术为了解决上述热膨胀系数差异的问题，遂发展出以半导体基材作为中介结构的工艺，如图1所示，半导体封装件1增设一硅中介板（Silicon interposer）11于一封装基板10与一半导体芯片15之间。因为该硅中介板11与该半导体芯片15的材质接近，两者具有相同或相似的热膨胀系数，所以可有效避免热膨胀系数不匹配所产生的问题。

现有半导体封装件1的制法，其形成多个硅穿孔（Through-silicon via,TSV）110在一整片晶圆之后，一方面将线路重布结构（Redistribution layer,RDL）111依需求形成于晶圆的欲接置半导体芯片15的一侧，另一方面，再将导电凸块12形成于其欲接置封装基板10的一侧。当该晶圆被切割形成多个硅中介板11后，再将每一硅中介板11放至于该封装基板10上并于该硅中介板11与该封装基板10之间填充入底胶14，以包覆该些导电凸块12。之后，该半导体芯片15与该线路重布结构111借由多个焊锡凸块150进行电性连接，再以底胶16填充入该硅中介板11与该半导体芯片15之间，以包覆该些焊锡凸块150。最后，形成多个焊球13于该封装基板10底侧用以接置电路板。

然而，现有半导体封装件1的制法中，常常发生凸块的结合可靠度不佳的问题，原因是该硅中介板11的厚度很薄，如果经过热回焊工艺，焊锡凸块150接置半导体芯片15或导电凸块12接置封装基板10的区域会容易发生该硅中介板11翘曲的现象，造成该硅中介板11表面平坦度不佳的缺陷，当该半导体芯片15置放于表面平坦度不佳的硅中介板11时，该半导体芯片15与线路重布结构111之间的焊锡凸块150或该硅中介板11与封装基板10之间的导电凸块12都可能发生断裂或造成该些凸块的结合可靠度不如预期。

此外，现有半导体封装件1的制法中，其整版面工艺（即量产）的工艺时间过于冗长，原因是单一半导体封装件1皆须进行两次填充底胶的过程，分别于该硅中介板11与该封装基板10之间以及于该硅中介板11与该半导体芯片15之间。因此，如果每一半导体封装件1上都需要一一进行两次填底胶工艺，则其会造成整版面工艺的效率下降。

另外，现有半导体封装件1的制法中，该底胶14容易发生爬升（creeping）的现象，最终造成该导电凸块12无法有效电性接触该线路重布结构111的垫面，原因是进行封装的硅中介板11太薄，例如:4mil左右的厚度时，该填充的底胶14会进入该硅中介板11与该封装基板10之间，而使底胶14借由扩散方式缓慢爬升至该硅中介板11的线路重布结构111的垫面上，导致该线路重布结构111与外接电子组件（如该半导体芯片15）的电性连接发生失效。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种半导体封装件及其制法，该线路重布结构与半导体组件间的电性连接不会发生可靠度不佳的问题。