[发明专利]超薄半导体芯片封装结构及其制造工艺

说明书

技术领域

本发明涉及一种超薄半导体芯片封装结构及其制造工艺。

背景技术

目前的晶圆级芯片尺寸封装技术是对整片晶圆进行封装测试后，再进行切割得到单颗芯片的技术，采用的是玻璃-硅-玻璃的三明治结构，封装后的产品尺寸达到1∶1.3，是业界公认的世界领先的半导体封装技术。

常规的晶圆级芯片尺寸封装技术制造的芯片封装结构中通常仅使用单层引线，由于焊接凸起面的空间有限，使得所封装芯片的焊垫数量受到限制。当前已有的设想是采用双层引线封装结构，以便在封装芯片的焊接凸起面节约更多的空间用于引线布局，从而允许单位面积上更多焊垫(例如焊垫采用双列式排布的芯片)的运用，然而存在的技术问题是双层引线的采用势必会进一步增大封装结构的整体厚度和体积；且过厚的封装厚度，不利于芯片间切割道宽度的减小，从而无法在使得相同尺寸的晶圆上制造更多的芯片，导致的结果是晶圆的利用率大大降低，封装成本提高。总之，现有的晶圆级芯片尺寸封装技术还无法针对多焊垫芯片(例如焊垫双列式排布的芯片)实施有效的封装，局限性较大。

发明内容

本发明目的是：提供一种既确保了电连通可靠性，又进一步降低了封装厚度的超薄半导体芯片封装结构及其制造工艺。

本发明的所述超薄半导体芯片封装结构的技术方案如下：

一种超薄半导体芯片封装结构，包括芯片和与芯片正面压合的玻璃基板，所述芯片带有焊垫，所述焊垫通过线路同芯片电连通；其特征在于所述芯片的背面直接沉积第一绝缘层，所述第一绝缘层的背面沉积第一引线层，第一引线层的背面沉积第二绝缘层，该第二绝缘层上设有若干开孔，所述第一引线层的部分表面从所述开孔内暴露；而所述第二绝缘层的背面沉积第二引线层，该第二引线层与第一引线层电隔离，并且所述第二引线层的背面与所述第一引线层暴露的表面上共同沉积有保护层；所述第一引线层暴露的表面上设有若干第一焊接凸起，而第二引线层上则设有若干第二焊接凸起，这些焊接凸起均从保护层上布有的开孔内突出；同时所述焊垫呈双列式排布于芯片四周，其中位于内侧的第一列焊垫通过第一引线层与第一焊接凸起相连，而位于外侧的第二列焊垫则通过第二引线层与第二焊接凸起相连。

本发明超薄半导体芯片封装结构中，所述第一绝缘层和第二绝缘层的厚度则都优选为1～3um。

更进一步的，本发明超薄半导体芯片封装结构中，所述第一列焊垫与第一引线层之间通过L型连接方式实现电连通，而第二列焊垫与第二引线层之间则通过T型连接方式实现电连通。

更进一步的，本发明超薄半导体芯片封装结构中，所述玻璃基板上设有呈闭环结构的空腔壁，所述芯片的正面与玻璃基板上的空腔壁压合形成空腔包围设于芯片上的感光器件。

更进一步的，本发明超薄半导体芯片封装结构中，所述第一引线层的中央设有开孔，第二绝缘层有部分通过该开孔沉积于第一绝缘层表面；同时所述第二引线层的中央也设有开孔，所述保护层有部分通过该开孔沉积于第二绝缘层的表面。

本发明还提供上述超薄半导体芯片封装结构的制造方法，该制造方法包括下述工艺步骤：

1)提供一个包含多个芯片的晶圆，晶圆的正面上设有焊垫，这些焊垫呈双列式对应排布于每个芯片的四周，并都通过线路与芯片实现电连通；

2)提供一玻璃基板，将所述晶圆的正面与玻璃基板进行压合；

3)对晶圆背面进行减薄；

4)对晶圆上芯片与芯片之间的切割道区域进行等离子刻蚀形成沟槽，使得焊垫的部分或全部暴露于晶圆背面；

5)利用等离子体化学气相沉积方法在形成沟槽后的整片晶圆背面沉积形成第一绝缘层；

6)在整片晶圆背面涂覆光刻胶，再利用光刻技术将形成的光刻胶层图案化，进行等离子体刻蚀，将位于沟槽底部的第一绝缘层去除，再将光刻胶层去除；

7)通过溅射技术在第一绝缘层的背面沉积金属，再通过光刻技术形成仅与第一列焊垫电连通的第一引线层；

8)利用等离子体化学气相沉积方法在第一引线层的背面沉积第二绝缘层，并在第二绝缘层的相应位置处设置若干开孔暴露第一引线层的部分表面；

9)在沟槽处进行机械切割，并将第二列焊垫的部分切除；

10)利用溅射技术在第二绝缘层的背面沉积金属形成与第二列焊垫电连通的第二引线层，再通过光刻技术将第一引线层和第二引线层进行电隔离；

11)采用旋涂法或喷涂法在第二引线层的背面和第一引线层暴露的表面上共同沉积保护层，并在保护层上露出开口便于后续形成焊接凸起；