“晶圆堆叠”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果730631个，建议您升级VIP下载更多相关专利

[实用新型]一种三维堆叠结构-CN202121801043.1有效
发明人：王玉冰;安爱女;左丰国 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-08-03 - 公布日： 2021-12-17 - 主分类号： H01L23/544 文献下载
摘要：本实用新型公开了一种三维堆叠结构，该三维堆叠结构包括结构本体以及设置于结构本体的表面的基准层。其中，结构本体包括第一晶圆和第二晶圆，第一晶圆与第二晶圆面对面键合，第一晶圆中设置有多个存储单元，第二晶圆中设置有多个逻辑单元，每个逻辑单元与至少一个存储单元匹配，形成相应的三维堆叠单元。基准层包括多个与三维堆叠单元一一对应的基准单元，每个基准单元设置于相应三维堆叠单元的外围，用于标记相应三维堆叠单元所在的区域范围，以便对三维堆叠结构进行切割对准，从而有利于提高切割精度。
一种三维堆叠结构

[发明专利]堆叠晶圆的制造方法及制造系统-CN201811599145.2在审
发明人：丘世仰 -专利权人：南亚科技股份有限公司
申请日： 2018-12-26 - 公布日： 2020-05-19 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种堆叠晶圆的制造方法及制造系统。该制造方法包括：接收一第一晶圆，该第一晶圆中形成有半导体元件；接收一第二晶圆，该第二晶圆中形成有半导体元件；将该第一晶圆附着到该第二晶圆上；以及使用该第一晶圆作为支撑件，通过薄膜化该第二晶圆形成一组堆叠晶圆
堆叠制造方法系统

[发明专利]晶圆堆叠方法与晶圆堆叠结构-CN201811294776.3在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2020-05-08 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠方法与结构。晶圆堆叠方法包括：提供第一晶圆，所述第一晶圆的上表面包括设置为连接于第一信号的第一焊盘；在所述第一晶圆上制作第一重布线层，所述第一重布线层包括电连接于所述第一焊盘的第一布线，所述第一布线包括第一引线垫；将第二晶圆键合于所述第一重布线层上，所述第二晶圆包括设置为连接所述第一信号且位置对应于所述第一焊盘的第二焊盘；对所述第二晶圆对应于所述第一引线垫的位置制作底部连接于所述第一引线垫的第一硅通孔；在所述第二晶圆上制作第二重布线层以连接所述第二焊盘和所述第一硅通孔并形成第二引线垫本公开提供的晶圆堆叠方法可以提高制造堆叠结构的芯片的良品率。
堆叠方法结构

[发明专利]晶圆堆叠方法与晶圆堆叠结构-CN201811295887.6在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2020-05-08 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠方法与结构。晶圆堆叠方法包括：提供第一晶圆，所述第一晶圆的上表面包括设置为连接第一信号的第一焊盘；在所述第一晶圆上顺次制作第一下重布线层和第一上重布线层，所述第一下重布线层包括连接所述第一焊盘的第一布线，所述第一上重布线层包括连接所述第一布线的第二布线，所述第二布线具有第一引线垫；将第二晶圆键合于所述第一上重布线层上，所述第二晶圆的上表面包括设置为连接第二信号且位置对应于所述第一焊盘的第二焊盘；对所述第二晶圆对应于所述第一引线垫的位置制作底部连接于所述第一引线垫的第一硅通孔本公开提供的晶圆堆叠方法可以提高具有堆叠结构的芯片的制造良品率。
堆叠方法结构

[发明专利]晶圆堆叠方法与晶圆堆叠结构-CN201811296757.4在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-01 - 公布日： 2020-05-08 - 主分类号： H01L25/065 文献下载
摘要：本公开提供一种晶圆堆叠方法与晶圆堆叠结构。晶圆堆叠方法包括：提供第一晶圆，第一晶圆的上表面包括设置为连接于第一信号的第一焊盘和设置为连接于第二信号的第二焊盘；在第一晶圆上顺次制作第一下重布线层、第一上重布线层；将第二晶圆键合于第一上重布线层，第二晶圆的上表面包括设置为连接第一信号且位置对应于第二焊盘的第三焊盘、设置为连接第二信号且位置对应于第一焊盘的第四焊盘；在第二晶圆上对应于第一引线垫和第二引线垫的位置分别制作用于电连接第三焊盘的第一硅通孔和用于电连接第四焊盘的第二硅通孔，第一硅通孔的底部接触第一引线垫，本公开提供的晶圆堆叠方法可以提高晶圆堆叠的良品率。
堆叠方法结构

[发明专利]晶圆堆叠制作方法-CN200880127544.7有效
发明人：张东莹;金星杰;成在庸;金恩卿 -专利权人：财团法人首尔科技园区
申请日： 2008-02-27 - 公布日： 2011-02-09 - 主分类号： H01L23/12 文献下载
摘要：本发明涉及一种晶圆堆叠制作方法，具体涉及一种在堆叠晶圆的状态下实施晶背研磨工序而简化晶圆堆叠制作工序并减少制造费用的晶圆堆叠制作方法。为了实现上述目的，本发明中，在基片上堆叠若干个分片而制作晶圆堆叠的方法包括以下步骤：(a)制备前面上形成活性层的基片和分片且在形成于所述基片的活性层上形成凸块的步骤；(b)堆叠所述分片时使所述分片的前面朝向所述基片的前面的步骤
堆叠制作方法

[发明专利]半导体结构的制作方法-CN201910250155.3在审
发明人：朱一明;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2019-03-29 - 公布日： 2020-10-09 - 主分类号： H01L21/8242 文献下载
摘要：本发明提出一种半导体结构的制作方法，涉及半导体生产技术领域，该方法包括：形成第一晶圆，第一晶圆包括电容区域，电容区域形成于第一晶圆的第一表面；对与第一晶圆的第一表面相对的第二表面进行减薄；形成第二晶圆，第二晶圆包括阵列区域，阵列区域形成于第二晶圆的第三表面；将第一晶圆和第二晶圆键合形成堆叠晶圆结构，其中第一晶圆的第二表面朝向第二晶圆的第三表面，阵列区域和电容区域对应；在堆叠晶圆结构上形成第一导电互连结构本发明提供的实施例通过将第一晶圆和第二晶圆键合，得到一种堆叠晶圆结构的半导体结构，可以提高半导体结构在晶圆上的密度和生产速度。
半导体结构制作方法

[发明专利]三维堆叠结构及其制作方法、切割对准方法-CN202110887792.9在审
发明人：王玉冰;安爱女;左丰国 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-08-03 - 公布日： 2023-02-17 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种三维堆叠结构及其制作方法、切割对准方法，该三维堆叠结构包括结构本体以及设置于结构本体的表面的基准层。其中，结构本体包括第一晶圆和第二晶圆，第一晶圆与第二晶圆面对面键合，第一晶圆中设置有多个存储单元，第二晶圆中设置有多个逻辑单元，每个逻辑单元与至少一个存储单元匹配，形成相应的三维堆叠单元。基准层包括多个与三维堆叠单元一一对应的基准单元，每个基准单元设置于相应三维堆叠单元的外围，用于标记相应三维堆叠单元所在的区域范围，以便对三维堆叠结构进行切割对准，从而有利于提高切割精度。
三维堆叠结构及其制作方法切割对准方法

[发明专利]多晶圆堆叠的晶边处理方法及多晶圆堆叠结构-CN202010347474.9在审
发明人：易洪昇;叶国梁 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2020-04-24 - 公布日： 2020-08-07 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种多晶圆堆叠的晶边处理方法及多晶圆堆叠结构，包括：对所述第i片晶圆的正面边缘区域修边；修边后的所述第i片晶圆具有凸起部；将所述第i片晶圆的所述凸起部面向所述第i‑1片晶圆键合，所述凸起部的投影全部落在所述第i‑1片晶圆所在的层上；对所述第i片晶圆的背面减薄；至少于减薄后的所述第i片晶圆周圈侧面形成填充层。本发明形成填充层，填充层的存在使后续加入堆叠的晶圆的周边不悬空，填充层的支撑可使每次后续堆叠加入的晶圆设置较小的修边宽度，仍能保证减薄过程上晶圆边缘落在下晶圆所在的层上，不引起边缘劈裂；减少晶圆修边宽度，提高晶圆有效面积，减少了修边工艺次数。
多晶堆叠处理方法结构

[发明专利]一种三维集成电路堆叠结构及其制备方法-CN202211599489.X在审
发明人：朱智源;王骏豪;彭德光 -专利权人：重庆兆光科技股份有限公司
申请日： 2022-12-12 - 公布日： 2023-05-26 - 主分类号： H01L21/60 文献下载
摘要：本申请提供一种三维集成电路堆叠结构及其制备方法，该制备方法包括：提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，所述堆叠结构中两个相邻晶圆封装体之间通过钝化层进行临时键合，使得所述两个相邻晶圆封装体同侧电极相互对齐；加热分解所述钝化层将所述堆叠结构中的各晶圆封装体进行永久键合，以使所述堆叠结构中各晶圆封装体之间通过各自电极形成贯通所述堆叠结构的信号通路，完成器件堆叠结构制作
一种三维集成电路堆叠结构及其制备方法

[发明专利]一种晶圆及芯片-CN201810962144.3有效
发明人：肖莉红;李兆松;李思晢;汤召辉;周玉婷 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-22 - 公布日： 2020-04-17 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种晶圆及芯片，通过在堆叠层中设置不同方向的栅线缝隙，实现应力平衡。由于栅线缝隙形成在堆叠层中，且在不同方向上形成，可以在不同方向上释放堆叠层中的应力，从而使得晶圆或芯片在不同方向上的应力得到平衡，降低晶圆制造过程中出现晶圆翘曲的缺陷，进而提高晶圆良率。
一种芯片

[发明专利]一种堆叠晶圆结构及切片方法-CN202111196153.4在审
发明人：强力;赵娅俊;张京晶;聂祥龙;魏佳奇 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-10-14 - 公布日： 2023-04-18 - 主分类号： H01L21/78 文献下载
摘要：本申请提供一种堆叠晶圆结构及切片方法，所述结构包括：依次堆叠的第一晶圆至第N晶圆，其中，所述第一晶圆至第N晶圆中任意一个晶圆的第一表面都包括若干芯片以及分隔所述若干芯片的切割道，所述第一晶圆至第N晶圆中任意一个晶圆的第二表面都形成有切割槽本申请提供一种堆叠晶圆结构及切片方法，在切割道对应的位置形成切割槽，并在切割槽中填充有机胶，由于有机胶比晶圆柔软很多，容易切割，可以缩小切割道的宽度，并且避免切片时发生破片，提高器件可靠性。
一种堆叠结构切片方法

[发明专利]一种芯片堆叠结构及其制作方法-CN201980102829.3在审
发明人：张晓东;李珩;王思敏;戚晓芸;王正波;牛瑞 -专利权人：华为技术有限公司
申请日： 2019-12-16 - 公布日： 2022-07-15 - 主分类号： H01L23/48 文献下载
摘要：一种芯片堆叠结构及其制作方法，其中，该芯片堆叠结构包括第一晶圆(100)和第二晶圆(200)，第一晶圆(100)的第一再布线层(130)设置有裸露的第一键合盘(133)，第一晶圆(100)的第一再布线层(130)和第一键合盘(133)与第二晶圆(200)的无源面(220)直接键合连接，不需要在键合表面制备额外的介电层，减小了第一晶圆(100)和第二晶圆(200)堆叠之后的厚度，使芯片封装后的尺寸更小，并且，第一晶圆(100)和第二晶圆(200)直接堆叠后的热阻更小，提高了芯片的散热性能。另外，第二晶圆(200)还设置有与第一键合盘(133)连接的硅通孔(233)，使得第一晶圆(100)和第二晶圆(200)可以通过硅通孔(233)直接电气互连，连接可靠性高。所提供的用于制作上述芯片堆叠结构的方法，工艺步骤简单，并且不会存在刻蚀选择比的问题，可实现性大大提高。
一种芯片堆叠结构及其制作方法

[发明专利]晶圆级裸片堆叠结构和方法、裸片堆叠封装结构和方法-CN202110350813.3有效
发明人：胡顺;胡思平 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-31 - 公布日： 2022-01-25 - 主分类号： H01L25/065 文献下载
摘要：本发明提供了一种晶圆级裸片堆叠结构和方法、裸片堆叠封装结构和方法。堆叠结构包括依次电耦合堆叠的多个晶圆组和顶部互连层，晶圆组各自独立地包括第一晶圆和第二晶圆，各第一晶圆裸片的表面具有第一连接结构以及延伸至第一晶圆裸片内且表面裸露的第一导电结构，各第二晶圆裸片的表面具有第二连接结构以及贯穿至第二晶圆裸片的第二导电结构，各晶圆组的第三连接结构为相互独立的CMOS电路，第一晶圆裸片的第一连接结构和第二晶圆裸片的第二连接结构一一对应地通过第三连接结构电耦合，第一导电结构和第二导电结构通过第三连接结构电耦合，第一导电结构之间电耦合或第二导电结构之间电耦合解决了现有技术中裸片堆叠成本高、体积大的问题。
晶圆级裸片堆叠结构方法封装

[发明专利]一种3D NAND闪存的制作方法-CN201710728015.3有效
发明人：张坤;刘藩东;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-23 - 公布日： 2018-09-18 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种3D NAND闪存的制作方法，本发明的制作方法包括以下步骤：提供经过具有外延生长的器件晶圆；提供不具有外延生长的连接晶圆；将器件晶圆与至少一个所述连接晶圆连接为一体。通过制备器件晶圆和连接晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接，这样就克服了目前制备沟道工艺对于O/N堆叠结构的层数限制；而由于只有器件晶圆需要进行外延生长以及连通硅外延生长和沟道侧壁堆叠结构中多晶硅层的多晶硅沉积步骤，连接晶圆则省去了外延生长和多晶硅沉积的工艺步骤，简化了工艺，提高了效率；通过本发明的工艺，就能够低成本、高效率的突破O/N堆叠结构的层数限制，从而提高3D NAND闪存的整体性能。
一种 dnand 闪存制作方法