“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]列并行模数转换器、像素感光值输出方法及CMOS图像传感器-CN201310676151.4有效
发明人：赵立新;董小英;俞大立;乔劲轩 -专利权人：格科微电子（上海）有限公司
申请日： 2013-12-11 - 公布日： 2014-03-26 - 主分类号： H04N5/374 文献下载
摘要：本发明公开了列并行模数转换器、像素感光值输出方法及CMOS图像传感器。所述列并行模数转换器包括：斜坡发生器、计数单元及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素单元；所述列模数转换器包括：比较处理单元、存储单元；所述比较处理单元包括：电容、开关模块及比较器本发明的列并行模数转换器能缩短模数转换时间，提高转换效率。
并行转换器像素感光输出方法 cmos 图像传感器

[实用新型]列并行模数转换器及CMOS图像传感器-CN201320817509.6有效
发明人：赵立新;董小英;俞大立;乔劲轩 -专利权人：格科微电子（上海）有限公司
申请日： 2013-12-11 - 公布日： 2014-05-07 - 主分类号： H04N5/374 文献下载
摘要：本实用新型公开了列并行模数转换器、及CMOS图像传感器。所述列并行模数转换器包括：斜坡发生器、计数单元及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素单元；所述列模数转换器包括：比较处理单元、存储单元；所述比较处理单元包括：电容、开关模块及比较器本实用新型的列并行模数转换器能缩短模数转换时间，提高转换效率。
并行转换器 cmos 图像传感器

[发明专利]用于计算机视觉的方法和装置-CN201880095127.2在审
发明人：廉旭航 -专利权人：诺基亚技术有限公司
申请日： 2018-06-26 - 公布日： 2021-02-02 - 主分类号： G06K9/00 文献下载
摘要：该方法可以包括通过使用神经网络来处理图像的输入特征图以获得所述图像的输出特征图。神经网络可以包括卷积部分和/或池化部分以及聚合部分。卷积部分可以包括至少一个并行单元，至少一个并行单元中的每个并行单元包含两个并行路径，两个并行路径中的每个路径包含两个级联的卷积层。内核大小为一维，并且在不同单元中是不同的。池化部分包括至少一个并行单元，至少一个并行单元中的每个并行单元包含两个并行路径，两个并行路径中的每个路径包含两个级联的池化层。池化的过滤器的大小为1维，并且在不同单元中是不同的。
用于计算机视觉方法装置

[发明专利]基于DIF的基-2并行FFT处理器及其处理方法-CN201110243249.1在审
发明人：黄正 -专利权人：上海华魏光纤传感技术有限公司
申请日： 2011-08-23 - 公布日： 2013-03-06 - 主分类号： G06F17/14 文献下载
摘要：本发明公开了一种基于DIF的基-2并行FFT处理器及其处理方法，该处理器包括并行FFT输入运算器、旋转因子模块和FFT处理器；所述并行FFT输入运算器包括2M路并行的加减法器、以及用以实现时序同步的延时单元，其中M为非负整数；所述FFT处理器包括2M路并行的FFTIP核；2M路并行的加减法器与2M路并行的FFTIP核一一对应相连；每一路加减法器的输出序列与旋转因子模块中的相应旋转因子相乘后均输入给与自身对应相连的一路FFTIP核；所述延时单元设置在并行FFT输入运算器中的加减法器的输入端、或/和输出端。本发明所述的基于DIF的基-2并行FFT处理器将长序列分裂成短序列，并由多个FFTIP核并行实现短序列的FFT，线性提高了处理速度和系统吞吐量。
基于 dif 并行 fft 处理器及其处理方法

[实用新型]检测装置-CN200920262129.4无效
发明人：李海波;罗德祥;李立 -专利权人：深圳市先创数字技术有限公司
申请日： 2009-12-25 - 公布日： 2011-02-16 - 主分类号： G08G1/042 文献下载
摘要：本实用新型提供一种检测装置，包络多个线圈和检测单元，所述多个线圈分别连接到所述检测单元，所述检测单元并行检测所述多个线圈的电感量变化。本实用新型检测装置实现了对检测信号进行多通道并行处理，信号处理稳定，响应灵敏度高。
检测装置

[发明专利]基于预测控制的双模式并行车辆轨迹跟踪行驶系统的方法-CN201910248579.6有效
发明人：张炳力;方涛;孙骏;李子龙;郑平平;汤玮;曹聪聪;程啸宇;李傲伽 -专利权人：合肥工业大学
申请日： 2019-03-29 - 公布日： 2020-06-05 - 主分类号： B60W10/04 文献下载
摘要：本发明涉及一种基于预测控制的双模式并行智能驾驶车辆轨迹跟踪行驶系统,包括：人机交互单元；组合定位单元，实时给出自动驾驶汽车的位置和姿态信息；通讯单元；综合信息感知单元，实时给出自动驾驶汽车周围的交通信息；并行车载处理双单元；执行单元，包含汽车的线控转向和线控驱动系统，接收并行车载处理双单元输出的控制指令，最终完成稳定可靠的自动驾驶车辆轨迹跟踪。本发明还公开了基于预测控制的双模式并行智能驾驶车辆轨迹跟踪行驶系统的轨迹跟踪行驶方法。本发明采用双系统并行的控制架构，提高算法的适应性和鲁棒性,当模型辨识完毕之后，双系统同时工作，大大增强了控制系统的容错能力，提高了自动驾驶汽车的安全性和可靠性。
基于预测控制双模并行车辆轨迹跟踪行驶系统方法

[发明专利]数据处理方法、设备和存储介质-CN202010761369.X在审
发明人：王华勇 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2020-07-31 - 公布日： 2022-02-18 - 主分类号： G06F17/16 文献下载
摘要：本发明实施例公开一种数据处理方法、设备和存储介质，属于通信技术领域。该方法包括：将接收到的任务请求中包括的待处理矩阵中的数据存储在输入寄存器文件中；根据待处理矩阵的维度，以及预置的映射信息，确定待处理矩阵对应的目标处理指令存储地址；根据待处理矩阵的块数，配置资源池中的计算资源，确定块间并行的计算单元信息；从目标处理指令存储地址中依次读取目标处理指令，并根据目标处理指令以及块间并行的计算单元信息对应的计算单元，并行处理输入寄存器文件中存储的数据。该数据处理方法，一方面，可以实现处理多种维度的矩阵，可编程性和可扩展性强，另一方面，可以并行处理数据，时延较低、效率较高。
数据处理方法设备存储介质

[发明专利]提高微弱GNSS信号处理增益的捕获系统-CN201410040252.7有效
发明人：刘田;周文涛;黄凌;陈晓萍 -专利权人：中国电子科技集团公司第十研究所
申请日： 2014-01-27 - 公布日： 2014-05-21 - 主分类号： G01S19/30 文献下载
摘要：本发明提出的一种提高微弱GNSS信号处理增益的捕获系统，旨在一种能够增加GNSS捕获系统处理增益，并能避免积分运算相关损失的处理增益捕获系统。本发明通过下述技术方案予以实现：并行相关单元（7）与峰值判决模块（9）之间设有由数据存储模块（11）串联组合相加模块（12）组成的扩展积分单元（8）；并行相关运算单元（7）对来自射频处理单元（2）的接收信号和来自本地伪码发生器（1）的本地扩频码进行并行相关运算，将运算处理结果送入扩展积分单元（8）进行扩展积分，并将扩展积分结果送入峰值判决单元（9）与门限电路设置的相关峰判决门限进行比较，峰值判决单元通过门限比较，执行捕获是否完成的判断
提高微弱 gnss 信号处理增益捕获系统

[发明专利]基于软硬耦合的图像处理系统及跟瞄系统-CN202011487086.7在审
发明人：武春风;吴丰阳;马社;陈善球;王春联;沈志;谢峰 -专利权人：航天科工微电子系统研究院有限公司
申请日： 2020-12-16 - 公布日： 2021-03-19 - 主分类号： G06T1/20 文献下载
摘要：本发明公开了基于软硬耦合的图像处理系统及跟瞄系统，包括图像分割模块、多级流水及并行传输模块、并行计算模块、图像合并处理模块、图像分割参数计算模块；原始图像数据进入图像分割模块中分割，生成图像分割后传输块后进入多级流水及并行传输模块，在该模块中，多个图像分割后传输块并行在多个多级流水及并行传输模块中同时传输后，进入并行计算模块，在并行计算模块中，由多个计算单元同时同步计算，计算结果输出至图像合并计算模块；图像合并计算模块的作用包括用于将各计算单元结果汇总，产生最终图像处理结果输出等；本发明降低系统处理延迟，提高全系统高动态响应极限速率，达到系统中较优延时性能，可以应用于对高动态目标成像快速处理与识别等。
基于软硬耦合图像处理系统

[发明专利]一种基于多芯片并行处理的计算卡-CN201711188190.4在审
发明人：唐春辉 -专利权人：无锡小算科技有限公司
申请日： 2017-11-24 - 公布日： 2018-02-23 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于多芯片并行处理的计算卡，包括fpga管控单元、fpga节点计算单元、fpga外部接口单元、散热单元；fpga管控单元与fpga节点计算单元互联，fpga管控单元控制计算卡各个部位的状态时序，fpga外部接口单元包括外部接口通讯模块与外部接口供电模块，外部接口通讯模块通过fpga金手指与外部硬件PCI和/或PCI‑E卡槽连接，外部接口供电模块通过fpga电源接口与外部供电系统进行连接，散热单元用于对fpga节点计算单元进行散热，fpga节点计算单元实现并行计算。本发明可实现并行处理，性能高，且小巧便捷，节约环保。
一种基于芯片并行处理计算

[发明专利]视频解码器及其制造方法，数据处理电路、系统和方法-CN201780022445.1有效
发明人：张健华;孙云胜;杨成章;韩彬 -专利权人：深圳市大疆创新科技有限公司
申请日： 2017-12-29 - 公布日： 2021-05-07 - 主分类号： H04N19/124 文献下载
摘要：提供一种视频解码器及其制造方法，数据处理电路、系统和方法。该视频解码器包括：码流分割电路，用于对接收到的码流进行分割，得到多个子码流；处理电路，包含多个处理单元，多个处理单元用于对多个子码流进行并行的熵解码和逆量化，得到逆量化数据；逆变换电路，用于对逆量化数据进行逆变化本申请实施例引入并行的多个处理单元，能够对子码流进行并行处理，从而能够提高视频解码效率。
视频解码器及其制造方法数据处理电路系统

[发明专利]OPC前期对版图的处理方法-CN201410466059.X有效
发明人：金晓亮;钟政;袁春雨 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-09-12 - 公布日： 2019-09-17 - 主分类号： G03F1/36 文献下载
摘要：本发明揭示了一种OPC前期对版图的处理方法。该方法包括：添加一辅助单元，将版图中的图形容纳在一起；利用辅助单元对较小单元和非重复单元进行合并；对所述辅助单元及重复单元进行分割，形成多个分割部分；分割后，重复单元中含有与辅助单元相重叠的分割部分作为辅助单元的分割部分；对各个分割部分进行分布式并行处理。通过分割后实现分布式并行处理，简化了处理过程，提高了处理效率。
opc 前期版图处理方法

[发明专利]数字信号并行输入转串行输出电路-CN201611067475.8有效
发明人：王海军;张辉;李丹;张辉 -专利权人：上海贝岭股份有限公司
申请日： 2016-11-28 - 公布日： 2020-09-11 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了数字信号并行输入转串行输出电路，将至少两个并转串数据处理单元、帧时钟产生单元、数据时钟产生单元以及同步单元组建形成。将并行数字信号划分为至少两组并行数据，再将上述至少两组并行数据进行转换处理形成串行数据输出，将数字信号划分成至少两组进行并转串使得串行输出数据不再受到现有技术中LVDS接口速度的限制，利用具有完全同步时序的至少两组串行数据、具有完全时序同步的帧时钟信号以及具有完全同步时序的数据时钟信号，实现了并行输入转串行输出过程中对时序的调整，使得外部接受单元能够准确地、快速地实现并行数字信号的接收，避免了现有技术中外部接收单元接收数据困难
数字信号并行输入串行输出电路

[发明专利]用于集成电路设计的分布式并行最小代价流方法及装置-CN201010535297.3有效
发明人：曾璇;周海;杨帆;陆瀛海 -专利权人：复旦大学
申请日： 2010-11-08 - 公布日： 2012-05-23 - 主分类号： G06F17/50 文献下载
摘要：本发明属于集成电路领域，涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。本发明的方法为每个处理器维持一个任务队列进行分布式的调度，能够有效减小任务队列访问冲突，在更多处理器核的情况下，能够得到更好的加速比。应用本发明方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明的分布式并行最小代价流方法相比中央队列调度的并行最小代价流方法可以获得更高的加速比。本发明可应用于求解一大类集成电路设计自动化问题的多核并行实现。
用于集成电路设计分布式并行最小代价方法装置

[发明专利]多个线程的存储器访问方法及系统-CN201711236620.5有效
发明人：范博钧;丛培贵;蔡松芳;周嘉贤;赖守仁 -专利权人：联发科技股份有限公司
申请日： 2017-11-30 - 公布日： 2021-02-23 - 主分类号： G06F12/02 文献下载
摘要：该系统包括：多个并行的处理器单元，用以执行所述多个线程；片上存储器，包括多个存储器单元且每个所述多个存储器单元包括第一区域和第二区域，其中所述第一区域和所述第二区域具有不同的存储器寻址方案，用于由所述多个线程的并行访问；以及地址解码器，耦合于所述多个并行处理单元和所述片上存储器，所述地址解码器根据来自所述多个并行处理单元的解码的多个地址信号，激活所述多个线程对所述第一区域和第二区域其中之一的多个存储器位置的访问。
线程存储器访问方法系统