“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]一种异构并行处理器加速的GNSS防欺骗基带装置-CN202310305009.2有效
发明人：林晓森;彭敖;石江宏;陈凌宇 -专利权人：厦门大学
申请日： 2023-03-27 - 公布日： 2023-08-04 - 主分类号： G01S19/24 文献下载
摘要：本发明涉及一种异构并行处理器加速的GNSS防欺骗基带装置，其包含多峰捕获单元、多信号跟踪单元、控制中心单元等单元结构及各单元中涉及的并行捕获、并行跟踪等模块。相对于现有方案，本发明使用通用的异构计算平台设计并行加速内核，该内核可以在支持OpenCL标准的不同厂家、不同类型的并行处理器上运行，解决了并行加速方案跨平台问题；同时，本发明设计的基于多峰捕获和多信号跟踪单元的
一种并行处理器加速 gnss 欺骗基带装置

[发明专利]用于全数字接收机的并行内插装置及方法-CN200910238394.3无效
发明人：张彧;万晓峰;潘长勇;王英健;符剑;张国敬 -专利权人：清华大学
申请日： 2009-12-07 - 公布日： 2010-06-09 - 主分类号： H04L7/00 文献下载
摘要：本发明涉及一种用于全数字接收机的并行内插装置及方法。所述装置包括：输入单元，用于接收经本地时钟采样后的多个采样点，然后进行串并转换；并行内插单元，包括多个内插器，并行进行内插运算；定时误差检测单元，用于提取出时钟误差信号；环路滤波单元，用于根据时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据时钟误差控制信号获取分数间隔信号和符号时钟并反馈到并行内插单元，以控制内插运算。本发明在相同处理速度下降低对芯片乘法速度的要求，提高全数字接收机的整体处理速度。
用于数字接收机并行内插装置方法

[发明专利]一种单光子计数装置及其方法-CN202110253384.8有效
发明人：解军;阳树中;赵柯力 -专利权人：成都成电光信科技股份有限公司
申请日： 2021-03-09 - 公布日： 2021-07-13 - 主分类号： G01J11/00 文献下载
摘要：本发明公开了一种单光子计数装置及其方法，包括：光子探测单元，用于接收激光并生成电脉冲信号；数据处理单元，用于接收所述电脉冲信号并输出计数信号，其中，所述数据处理单元包括串并转换模块和并行计数模块，在所述数据处理单元接收到所述电脉冲信号的情况下，所述串并转换模块将所述电脉冲信号转换为并行数据，所述并行计数模块采集所述并行数据包含的脉冲个数并进行统计计数，生成所述计数信号。本发明通过引入串并转换模块，使得时间测试精度按照串并转换比例成倍提高，有效提升了计数精度，并且使得数据处理单元所使用电路完全数字化，保证了计数装置的可靠性。
一种光子计数装置及其方法

[发明专利]支持SIMD的32位三发射的数字信号处理器-CN201210205812.0有效
发明人：屈凌翔;张庆文;黄嵩人;杨晓刚 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2012-06-20 - 公布日： 2012-10-24 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种支持SIMD的32位三发射的数字信号处理器。本发明包含3条并行发射的流水线：数据存取流水线、整数运算流水线、向量运算流水线，每条流水线具备独立的译码和执行单元，并支持SIMD操作。本发明主要由程序存储器接口单元、数据存储器接口单元、指令取指单元、流水线控制单元、系统总线、数据存取流水线单元、整数运算流水线单元、向量运算流水线单元、数据寄存器、地址寄存器、向量寄存器、协处理器接口单元、浮点运算单元经电路连接组成。本发明支持3条流水线并行执行，提高了DSP的并行处理能力；支持单周期并行执行4组16位的乘加操作，支持5组数据运算和1组数据存取操作同时执行，提升了DSP的数据处理能力。
支持 simd 32 发射数字信号处理器

[发明专利]个人计算机系统总线上的多总线数字信号处理系统-CN91109948.4无效
发明人：游洪涛 -专利权人：游洪涛
申请日： 1991-10-24 - 公布日： 1993-05-05 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种个人计算机系统总线上的多总线数字信号处理系统。其特点是在IBMPC/AT系统总线上建立一个高速并行总线，以提高各模块的并行性，加快信号处理的速度。本发明的数字信号处理系统主要包括全局存储器、高速并行总线和总线控制单元、总线接口单元、一个以上的加速系统、一个以上的输入输出单元、输入输出控制单元和IBMPC/AT总线系统。
个人计算机系统总线总线数字信号处理系统

[发明专利]用于处理单元的动态资源分配的方法和设备-CN201180046468.9在审
发明人：金庆勋;吕寅春;李承昱;金重伯;李一浩;宋正翼 -专利权人：三星电子株式会社
申请日： 2011-09-26 - 公布日： 2013-05-29 - 主分类号： G06F9/50 文献下载
摘要：公开了一种用于具有至少一个处理单元的系统中的动态资源分配的方法和设备。所述动态资源分配的方法包括：接收关于资源要被分配到的任务的信息，并且将所述任务划分为一个或多个并行任务单元；将所述一个或多个并行任务单元转换为任务块，所述任务块具有根据所述并行任务单元的预计的执行时间和在所述并行任务单元之间的依赖性的形状；通过将所述任务块布置在具有时间的水平轴和处理单元的垂直轴的资源分配平面上来向所述任务块分配资源；以及，根据资源分配信息来执行所述任务。因此，可以同时并行地使用在系统中的CPU资源和GPU资源，这提高了整体系统效率。
用于处理单元动态资源分配方法设备

[发明专利]一种Webp图像压缩系统、压缩方法以及可读存储介质-CN202110378987.0有效
发明人：胡强华 -专利权人：联捷计算科技（深圳）有限公司
申请日： 2021-04-08 - 公布日： 2023-02-17 - 主分类号： H04N19/42 文献下载
摘要：本发明涉及图像处理技术领域，具体涉及一种Webp图像压缩异构系统、方法以及可读存储介质。其中系统包括：处理器单元和与该处理器单元通信连接的多个加速功能单元，该多个加速功能单元并行连接；处理器单元用于对待压缩图像进行分析，判断该待压缩图像是否满足预设的加速处理条件，若是则调用当前处理空闲状态的加速功能单元；加速功能单元用于对该待压缩图像进行格式处理，得到Webp图像。本申请将图像处理过程中的绝大多数计算部分都放在FPGA中进行并行处理，这样可以同时并行执行大量的任务指令，FPGA可以同时执行大量的数据吞吐操作，可极大地降低单任务处理时长，提高了Webp格式处理的效率，且图像处理的实时性更好。
一种 webp 图像压缩系统方法以及可读存储介质

[发明专利]检测装置-CN200910239020.3无效
发明人：李海波;罗德祥;李立 -专利权人：深圳市先创数字技术有限公司
申请日： 2009-12-25 - 公布日： 2010-06-30 - 主分类号： G08G1/042 文献下载
摘要：本发明提供一种检测装置，包络多个线圈和检测单元，所述多个线圈分别连接到所述检测单元，所述检测单元并行检测所述多个线圈的电感量变化。本发明检测装置实现了对检测信号进行多通道并行处理，信号处理稳定，响应灵敏度高。
检测装置

[发明专利]基于光信道化的模数转换装置及方法-CN202010950117.1有效
发明人：李王哲;杨继尧;刘宸钰;董婧雯 -专利权人：中国科学院空天信息创新研究院
申请日： 2020-09-10 - 公布日： 2022-08-16 - 主分类号： G02F7/00 文献下载
摘要：一种基于光信道化的模数转换装置，包括信号光产生单元、N个并行的变频量化单元、辅助量化单元和数字信号处理单元；其中信号光产生单元与N个并行的变频量化单元通过保偏光纤连接；N个并行的变频量化单元与辅助量化单元间通过同轴射频线缆连接；N个并行的变频量化单元及辅助量化单元通过通信协议与数字信号处理单元连接。
基于信道转换装置方法

[发明专利]并发风险检测方法、装置、电子设备及存储介质-CN202210516569.8在审
发明人：樊金斐 -专利权人：北京百度网讯科技有限公司
申请日： 2022-05-11 - 公布日： 2022-07-29 - 主分类号： G06F11/36 文献下载
摘要：本公开提供了一种并发风险检测方法、装置、电子设备及存储介质，涉及计算机技术领域，尤其涉及数据处理领域。具体实现方案为：根据多个逻辑执行单元之间的依赖关系，确定并行单元组，并行单元组包括多个逻辑执行单元中满足预定条件的两个逻辑执行单元；从与并行单元组中的每个逻辑执行单元相对应的代码文件中，确定每个逻辑执行单元对变量的操作信息；以及根据每个逻辑执行单元对变量的操作信息，确定并行单元组的并发风险检测结果。
并发风险检测方法装置电子设备存储介质

[发明专利]并行处理以识别视频数据中的标记序列-CN201680005084.5有效
发明人：吴勇军;林志隆 -专利权人：微软技术许可有限责任公司
申请日： 2016-01-05 - 公布日： 2020-09-29 - 主分类号： H04N19/43 文献下载
摘要：视频解码方法由具有多个并行处理单元的计算机实现。接收数据元素的流，数据元素的流中的一些对视频内容进行编码。流包含标记序列，每个标记序列包含不对视频内容进行编码的标记。流的相应部分被供应给每个并行处理单元。每个并行处理单元处理流的相应部分，由此并行地处理流的多个部分，以检测多个部分中的任何一个是否与数据元素的已知模式相匹配，从而识别标记。
并行处理识别视频数据中的标记序列

[发明专利]一种基于双处理单元的并行智能控制终端-CN201310369760.5无效
发明人：刘海亮;谢锶瑜;苏航;林格;陈湘萍 -专利权人：中山大学深圳研究院
申请日： 2013-08-14 - 公布日： 2013-12-04 - 主分类号： G05B19/418 文献下载
摘要：本发明实施例公开了一种基于双处理单元的并行智能控制终端，该终端包括：主用处理单元和备用处理单元，用于并行处理不同的管理任务；切换单元，用于切换到所述主用处理单元处理管理任务，或者切换到所述备用处理单元处理管理任务；当其中所述主用处理单元发生故障时，所述备用处理单元替代所述主用处理单元执行所有的管理任务；或者，当其中所述备用处理单元发生故障时，所述主用处理单元替代所述备用处理单元执行所有的管理任务。解决现有中智能设备控制终端的单个处理单元信息处理负荷过重、抵抗故障能力低的问题。
一种基于处理单元并行智能控制终端

[发明专利]一种基于FPGA的雷达成像并行化方法-CN201310738571.0无效
发明人：潘红兵;鲁亚楠;李丽;何书专;鲁恒亚;李伟;沙金 -专利权人：南京大学
申请日： 2013-12-30 - 公布日： 2014-05-21 - 主分类号： G01S13/90 文献下载
摘要：本发明涉及一种基于FPGA的雷达成像并行化方法，包括图像并行化、数据并行化以及流水并行化，对于相互独立的成像点：通过图像级的并行化处理，将成像任务平均分配到若干个芯片中并行执行；对于单个芯片中的成像任务，通过脉冲级的并行化处理，对各个像素点对应的图像源数据进行反投影运算，并将得到的反投影值输出；对于BP算法中反投影运算部分，通过流水级的并行化处理，将目标图像的像素点按行划分，从而完成像素点的反投影运算有益效果为：采用混合并行化的方法，结合硬件资源条件，将图像域并行化、脉冲域并行化与流水级并行化相结合，并充分利用FPGA高速运行的优势，在运算单元内部采用流水线的并行化方法，使运算单元得到更充分的优化。
一种基于 fpga 雷达成像并行方法

[实用新型]一种舰船电工仪表现场检定装置-CN201320243045.2有效
发明人：陈国强 -专利权人：南昌市新海通实业有限公司
申请日： 2013-05-08 - 公布日： 2013-10-23 - 主分类号： G01R35/00 文献下载
摘要：它包含有RM+FPGA并行处理单元、键盘及接口端子、液晶显示器及其他电路模块，所述的ARM+FPGA并行处理单元分别与键盘及接口端子、液晶显示器相互连接，ARM+FPGA并行处理单元通过总线与其他电路模块连接
一种舰船电工仪表现场检定装置

[发明专利]磁共振光纤谱仪及其射频接收装置-CN201210417684.6有效
发明人：史建华;胡红兵;李海泉;吴林;王艳;左红;孙容;王宏伟 -专利权人：东软飞利浦医疗设备系统有限责任公司
申请日： 2012-10-26 - 公布日： 2013-03-27 - 主分类号： A61B5/055 文献下载
摘要：在该射频接收装置中，信号调整单元包括至少两个对所接收的射频信号进行信号调整的信号调整子单元。每个模数变换器的输入端与一个信号调整子单元的输出相连。信号处理单元包括至少两个对模数变换器的输出信号进行下变频变换的数字下变频变换器以及并行处理控制器，并行处理控制器用于对至少两个数字下变频变换器输出的信号进行并行处理以及将从控制台接收的扫描序列信息传递给扫描控制单元并行处理器、每个数字下变频变换器和每个模数变换器由经由扫描控制单元时钟接口接收的参考时钟信号进行时钟控制。利用该射频接收装置，可以提高数字光纤链路的带宽利用率以及射频接收单元的接收通道信噪比。
磁共振光纤及其射频接收装置

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条