“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]一种基于计算机网络安全并行分隔保护的数据挖掘系统及方法-CN201810354723.X在审
发明人：季宇哲 -专利权人：丙申南京网络技术有限公司
申请日： 2018-04-19 - 公布日： 2018-11-06 - 主分类号： H04L29/06 文献下载
摘要：本发明公开了一种基于计算机网络安全并行分隔保护的数据挖掘系统及方法，属于计算机网络技术领域，系统包括用于进行计算机网络数据挖掘的数据挖掘单元及用于对计算机网络数据进行并行处理的并行处理单元和用于对计算机网络进行安全隔离的网络安全隔离单元，数据挖掘单元包括用于进行数据处理的中央处理器、及利用并行数据挖掘算法进行数据挖掘的图形处理器、聚类单元和挖掘单元。本发明同时使用内网和外网两个网卡能够有效保证网络安全；能够快速得到有价值的数据，方便决策者快速的响应市场需求，在市场竞争中取得有利地位；通过图形处理器的超强并行计算能力，实现快速、有效地数据挖掘；使用方便
计算机网络安全计算机网络数据数据挖掘单元数据挖掘系统图形处理器数据挖掘分隔并行计算机网络技术领域并行处理单元并行数据挖掘网络安全隔离中央处理器安全隔离并行处理并行计算聚类单元实时切换市场需求网络安全数据处理挖掘有效地网卡超强内网算法外网计算机网络市场竞争响应网络保证

[发明专利]数据区域重叠的边界数据零通信并行计算方法和系统-CN201110209045.6无效
发明人：朱定局;李朝晖 -专利权人：中国科学院深圳先进技术研究院;北京大学
申请日： 2011-07-25 - 公布日： 2012-03-28 - 主分类号： G06F17/30 文献下载
摘要：本发明公开一种数据区域重叠的边界数据零通信并行计算方法，包括：将待处理的母数据分割成多个子块数据，其中每个子块数据冗余存储与之相邻的子块数据中的边界数据；将多个子块数据进行并行处理。还公开一种数据区域重叠的边界数据零通信并行计算系统，包括：数据分割模块，用于将母数据进行冗余切割；并行处理单元，用于并行处理子块数据。以及一种数据区域重叠的边界数据零通信并行计算系统，包括：数据分割模块，用于将母数据进行无冗余切割；数据交换模块，用于将相邻的子块数据的边界数据相互交换并进行冗余存储；并行处理单元，用于并行处理子块数据。上述方法和系统可以节约数据传输时等待的时间，提高并行处理的效率。
数据区域重叠边界通信并行计算方法系统

[发明专利]基于FPGA的列选主元LU分解方法-CN200910043592.4无效
发明人：邬贵明;窦勇;夏飞;姜晶菲;周杰 -专利权人：中国人民解放军国防科学技术大学
申请日： 2009-06-03 - 公布日： 2009-12-16 - 主分类号： G06F17/11 文献下载
摘要：技术方案是首先构建基于FPGA的由主处理单元和P个从处理单元组成的主从式并行计算系统，由主从式并行计算系统对待分解矩阵进行列选主元LU分解，主处理单元向第一从处理单元发送参数和待分解矩阵，从处理单元按流水方式对矩阵进行处理，处理结果由第P从处理单元传给主处理单元。采用本发明计算精度与不选主元LU分解相比得到很大提高，且运算速度快，其主从式并行计算系统具有可扩展性。
基于 fpga 列选主元 lu 分解方法

[发明专利]一种基于Smith－Waterman算法的并行处理硬件加速单元-CN201810453228.4在审
发明人：王中风;岳冠东;林军 -专利权人：南京大学
申请日： 2018-05-10 - 公布日： 2019-11-19 - 主分类号： G06F7/20 文献下载
摘要：本发明公开了一种基于Smith‑Waterman算法的并行处理硬件加速单元。本并行加速单元由三个模块组成，匹配模块比较两个基因字符串的输入得到相似得分值x(i，j)；超前计算模块利用相似得分值计算得到超前计算项；计算得分模块通过传入的初始值和超前计算项同时计算输出16个得分值。将此并行处理单元组成脉动阵列结构，可以提高并行度，非常高效地处理两个基因序列的比对得到得分矩阵用以回溯找到最优的比对模型，提高了处理速度，减少了运算时间。
加速单元超前计算项比对并行处理单元并行处理硬件脉动阵列结构得分矩阵基因序列计算模块模块组成匹配模块并行度传入的字符串回溯算法运算并行输出基因

[发明专利]基于并行处理的FFT装置及其方法-CN201110163600.6有效
发明人：孙瑞琛 -专利权人：孙瑞琛
申请日： 2011-06-17 - 公布日： 2011-09-28 - 主分类号： G06F17/14 文献下载
摘要：本发明提供一种基于并行处理的FFT装置及其方法，其包括：指令存储单元、数据存储单元、指令读取和分发单元、矢量数据处理单元、标量数据处理单元、矢量寄存器组、标量寄存器组；通过充分利用数据信号的并行处理，添加有效指令，以较快的速度较少的指令来完成复数乘法操作，从而提高FFT装置的处理能力。
基于并行处理 fft 装置及其方法

[实用新型]基于并行处理的FFT装置-CN201120205270.8有效
发明人：孙瑞琛 -专利权人：江苏中科芯核电子科技有限公司
申请日： 2011-06-17 - 公布日： 2012-05-09 - 主分类号： G06F17/14 文献下载
摘要：本实用新型提供一种基于并行处理的FFT装置，其包括：指令存储单元、数据存储单元、指令读取和分发单元、矢量数据处理单元、标量数据处理单元、矢量寄存器组、标量寄存器组；通过充分利用数据信号的并行处理，添加有效指令，以较快的速度较少的指令来完成复数乘法操作，从而提高FFT装置的处理能力。
基于并行处理 fft 装置

[发明专利]用于存储共享顶点的技术-CN201310714610.3在审
发明人：杰尔姆·F·小杜鲁克;济亚德·S·哈库拉;亨利·帕尔德·莫尔顿 -专利权人：辉达公司
申请日： 2013-12-20 - 公布日： 2014-06-25 - 主分类号： G06T1/20 文献下载
摘要：图形处理单元包括几何处理单元集，每个几何处理单元配置为彼此并行地处理图形图元。给定的几何处理单元生成一个或多个图形图元或一个或多个几何对象并且本地地缓存相关联的顶点数据。几何处理单元还缓存至那些顶点的不同索引集，其中每个这类集代表不同的图形图元或几何对象。几何处理单元可以之后彼此并行地将所缓存的顶点和索引流传输到全局缓冲区。流输出同步单元通过为每个几何处理单元提供全局顶点缓冲区内的、顶点可以被写入的不同基地址来协调顶点和索引的并行流传输。流输出同步单元还为每个几何处理单元提供全局索引缓冲区内的、索引可以被写入的不同基地址。
用于存储共享顶点技术

[发明专利]计算机软件系统中实现任务分解和并行处理控制的方法-CN201110354573.0无效
发明人：杨昆 -专利权人：上海市共进通信技术有限公司
申请日： 2011-11-10 - 公布日： 2012-06-20 - 主分类号： G06F9/46 文献下载
摘要：本发明涉及一种计算机软件系统中实现任务分解和并行处理控制的方法，该计算机软件系统中具有连接于任务接收端和处理单元之间的任务调度单元，在该方法中，任务调度单元将任务分解为各子任务，并将各子任务间的依赖关系存储为矩阵结构数据，再根据所述的矩阵结构数据确定可并行执行的子任务序列，进而由处理器并行执行。利用本发明所提供的方法能够配置化应对子任务的各种变化，动态地进行相应的调整，自动实现任务的分解，无需人工进行干预，提高了并行任务分解的效率，大幅提升了计算机的并行任务处理能力，且本发明的计算机软件系统中实现任务分解和并行处理控制的方法应用方式简便
计算机软件系统实现任务分解并行处理控制方法

[实用新型]多处理器并行实验装置-CN201620397391.X有效
发明人：赵雪峰;杜望宁;张戈 -专利权人：龙芯中科技术有限公司
申请日： 2016-05-05 - 公布日： 2016-10-12 - 主分类号： G06F9/38 文献下载
摘要：本实用新型提供一种多处理器并行实验装置，涉及计算机体系结构技术。该多处理器并行实验装置包括处理主板和控制单元；处理主板承载有四个处理单元，每个处理单元包括一个处理器，四个处理器串联，并且首尾连接形成闭环；控制单元与每个处理器连接，用于在处理器启动前设置每个处理器的启动模式；处理器用于根据启动模式确定是否能启动。解决了现有的多处理器并行实验装置中，参与实验的处理器个数固定，灵活性差的问题。
处理器并行实验装置

[发明专利]一种基于VPX总线的宽带并行接收处理装置-CN202011506311.7有效
发明人：安效君 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2020-12-18 - 公布日： 2022-07-01 - 主分类号： H04B1/40 文献下载
摘要：本发明公开了一种基于VPX总线的宽带并行接收处理装置，属于信号侦察测向技术领域。其包括时钟源单元、第一～第五信道单元、采样单元、第一处理单元、第二处理单元、监控单元、第一接口单元、第二接口单元和VPX背板单元；第一处理单元和第二处理单元基于FPGA实现，所述监控单元基于嵌入式处理器实现本发明采用宽带接收和并行处理一体化设计，实时性高，能够实现复杂环境下的快速感知。
一种基于 vpx 总线宽带并行接收处理装置

[发明专利]并行数据处理系统及方法-CN201110391848.8有效
发明人：王玥婷;叶宗睿;蔡海清;朱佳宁 -专利权人：中国工商银行股份有限公司
申请日： 2011-11-30 - 公布日： 2012-03-28 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种并行数据处理系统和方法。该系统包括：终端装置，用于输入信用风险计量所需参数，以及开始计量信用风险的请求数据；主控单元，根据所述请求数据，将系统当前CPU和内存使用百分比与CPU使用百分比上限以及内存使用百分比上限进行比较，根据比较结果执行相应处理；行业相关性系数生成单元，用于生成计算池的池内相关性系数；并行处理控制单元，用于判断当前的CPU和内存空闲状况是否能够满足N个并行任务的需求，如果能满足，则将资源平均分配给N个并行处理单元；并行处理单元
并行数据处理系统方法

[发明专利]视频处理系统以及用于视频数据的并行处理的方法-CN201080068785.6在审
发明人：耶胡达·伊特斯卡克;亚尼夫·克莱因;摩西·纳卡什;埃雷兹·施泰因贝格 -专利权人：飞思卡尔半导体公司
申请日： 2010-08-26 - 公布日： 2013-04-24 - 主分类号： H04N7/26 文献下载
摘要：本发明属于用于视频处理的视频处理系统。视频处理系统被布置成将任务分配到能够并行处理任务的至少两个并行处理单元。视频处理系统还被布置成控制至少一个存储设备存储要处理的输入视频数据、处理后的视频数据和视频处理任务的任务列表。视频处理系统被布置成提供和/或处理具有分级增强结构的视频数据，该分级增强结构包括至少一个基本层和取决于基本层的一个或多个增强层和/或至少一个其他增强层。其还被布置成将任务列表的至少一个任务分配到并行处理单元中的一个，并且在并行处理单元已处理任务之后利用与涉及取决于处理后的任务的至少一个增强层的任务有关的信息来更新任务列表。本发明还属于用于并行处理视频数据的对应方法。
视频处理系统以及用于数据并行方法

[发明专利]利用单处理器操作系统的并行处理系统及并行处理程序-CN200410031933.3有效
发明人：井上浩明;伊藤义行;酒井淳嗣;枝广正人 -专利权人：日本电气株式会社
申请日： 2004-03-31 - 公布日： 2004-10-06 - 主分类号： G06F15/16 文献下载
摘要：一种利用单处理器的操作系统的并行处理系统和并行处理程序，在所述并行处理系统中，在多处理器上运行单处理器的操作系统和现有的单处理器的应用程序，以针对应用程序来实现由多处理器所进行的并行处理，将所述多处理器逻辑上划分为第一处理器侧和第二处理器侧两组，以及将在所述第一处理器侧的处理器上运行的所述应用程序内能够并行化的工作单元控制为在所述第二处理器侧的处理器上的新工作单元。
利用处理器操作系统并行处理系统程序

[发明专利]一种AVS2并行编码处理系统及方法-CN201610808832.5有效
发明人：梁凡;曾昊峰 -专利权人：中山大学
申请日： 2016-09-07 - 公布日： 2019-10-18 - 主分类号： H04N19/174 文献下载
摘要：本发明公开了一种AVS2并行编码处理系统及方法，该系统包括用于以条带作为基本编码单元对帧图像进行条带划分，然后对划分后得到的多个条带进行并行编码处理的编码单元。该方法包括以条带作为基本编码单元对帧图像进行条带划分，然后对划分后得到的多个条带进行并行编码处理这一步骤。通过使用本发明的AVS2编码处理，能大大提高AVS2的编码处理效率，满足AVS2实时编码的需要。本发明作为一种AVS2并行编码处理系统及方法可广泛应用于音视频编码领域中。
一种 avs2 并行编码处理系统方法

[发明专利]并行视频图像对比度增强方法和装置-CN201710013619.X在审
发明人：刘壮;郭若杉;谭吉来;李瑞玲;韩睿;李晨 -专利权人：中国科学院自动化研究所
申请日： 2017-01-09 - 公布日： 2017-05-24 - 主分类号： G06T5/00 文献下载
摘要：本发明涉及一种并行视频图像对比度增强装置，包括标量处理单元、局部存储器、访存控制单元、缓冲器、并行算术逻辑单元、状态机、数据交织单元；本发明还涉及一种并行视频图像对比度增强方法，包括步骤1，获取待处理图像的灰度直方图，计算得到灰度映射查找表；步骤2，基于所述灰度映射查找表，通过并行查表方式对待处理图像进行灰度变换，完成对比度增强。
并行视频图像对比度增强方法装置

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条