“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]一种并行的flash寿命测试装置-CN202011619489.2有效
发明人：黎永健;唐维强;刘佳庆;蒋双泉 -专利权人：芯天下技术股份有限公司
申请日： 2020-12-31 - 公布日： 2021-11-23 - 主分类号： G11C29/12 文献下载
摘要：本发明公开了一种并行的flash寿命测试装置，控制单元向拓展单元发送控制指令，拓展单元对控制指令进行解释，并根据解释后的指令对多个待测flash进行并行的寿命测试；利用FPGA引脚多且可以实现并行处理的特性实现大数量flash并行检测,增加flash处理的数量，提高cycling的处理速度，降低检测成本。
一种并行 flash 寿命测试装置

[发明专利]一种航天器通用接口控制器-CN201610094783.3有效
发明人：刘伟伟;程博文;于敏芳;汪路元;曾连连 -专利权人：北京空间飞行器总体设计部
申请日： 2016-02-19 - 公布日： 2018-08-31 - 主分类号： G06F13/42 文献下载
摘要：一种航天器通用接口控制器，包括总线HOST接口处理单元、UART接口处理单元、TDM仲裁处理单元、指令解析处理单元、时序并行接口处理单元、非时序并行接口处理单元、串行数据输出接口处理单元、串行数据输入接口处理单元、串行数据采集接口处理单元、遥测状态组帧处理单元。本发明通用控制器通过可代替处理器实现对时序并行接口、非时序并行接口、串行数据输出接口、串行数据输入接口、串行数据采集接口的协议处理和时序控制，并实现与星载总线、UART接口等接口间的数据交互和协议处理，改善了传统航天器综合电子计算机的总线体系架构，简化了处理器与各接口之间的信息交互，提高了航天器综合电子系统的整体性能。
一种航天器通用接口控制器

[发明专利]图像角点快速提取方法及实现装置-CN200510047961.9无效
发明人：杨光宇;佟新鑫;王庆山;刘晓安;张心宇 -专利权人：中国科学院沈阳自动化研究所
申请日： 2005-12-09 - 公布日： 2007-06-13 - 主分类号： G06K9/46 文献下载
摘要：它采用流水线连接和邻域图像并行阵列处理模式，所述流水线连接是将提取过程中的单元按照顺序串连接在一起；图像角点提取过程处理单元包括图像输入、图像增强、图像滤波、图像二值化、图像腐蚀、图像角点提取；图像角点提取单元的数据采用邻域图像并行阵列连接方式，进行并行处理，对将要处理的数据进行缓存，同时并行的从缓存中读出数据，达到并行的实时处理；即同时接受输入信息，任务执行完毕，所有的图像角点提取单元中的寄存器同时产生输出。采用本发明能实现真正意义上的并行图像处理。
图像快速提取方法实现装置

[发明专利]基于并行处理的图像数据背景快速识别方法及系统-CN201510979934.9在审
发明人：李林;仲亚东;颜浩 -专利权人：上海华力创通半导体有限公司
申请日： 2015-12-23 - 公布日： 2016-05-25 - 主分类号： G06K9/00 文献下载
摘要：本发明涉及一种基于并行处理的图像数据背景快速识别方法及系统，属于计算机应用技术领域。该系统硬件结构包括FIFO存储器、初始化模型建立单元、背景识别模块和归一化单元，其中初始化模型建立单元和背景识别模块能够对数据进行并行处理，进一步的背景识别模块中的模型更新单元与最弱模型替换单元也可对数据进行并行处理，从而保证本发明的基于并行处理的图像数据背景快速识别方法及系统的处理速度更快，效率更高。
基于并行处理图像数据背景快速识别方法系统

[发明专利]一种可实现串并行协同的电力芯片纳米继电器-CN202210952754.1有效
发明人：李肖博;李鹏;习伟;姚浩;李立浧;杨奇逊;曾祥君;刘德宏;王泽宇 -专利权人：南方电网数字电网研究院有限公司
申请日： 2022-08-10 - 公布日： 2023-05-09 - 主分类号： H02H7/26 文献下载
摘要：本发明涉及一种可实现串并行协同的电力芯片纳米继电器，涉及电力系统继电保护技术领域，包括：并行数据处理单元、串行数据处理单元、前置时间管理单元、逻辑比较单元和后置时间管理单元；通过选取并行数据处理单元和/或串行数据处理单元对电力业务数据进行处理，通过前置时间管理单元根据串行数据处理单元和并行数据处理单元对电力业务数据的处理时间设置第一延时；通过逻辑比较单元将第一处理结果和第二处理结果与对应设定阈值进行比较，根据比较结果进行相应动作判定；通过后置时间管理单元根据动作判定结果设定第二延时，以实现不同保护之间的阶梯时限配合，本发明能够提升继电器整体的速动性。
一种实现并行协同电力芯片纳米继电器

[实用新型]一种风廓线雷达信号处理系统-CN201220335353.3有效
发明人：张银胜;单慧琳;周杰;李家强 -专利权人：南京信息工程大学
申请日： 2012-07-12 - 公布日： 2013-02-13 - 主分类号： G01S7/495 文献下载
摘要：本实用新型涉及一种风廓线雷达信号处理系统，包括风廓线雷达杂波信号处理机，监控平台以及发射机，所述风廓线雷达杂波信号处理机与所述监控平台通讯连接，监控平台与所述发射机通讯连接，风廓线雷达杂波信号处理机包括并行处理单元与预处理单元，所述并行处理单元与预处理单元线路连接，并行处理单元由DSP芯片与外部存储器连接组成，预处理单元采用FPGA芯片，所述监控平台基于MSP430系列单片机。其有益效果为：该系统处理效能快、总线速度快、并行信号处理单元易扩展，能够有效抑制非平稳杂波干扰信号，尤其能够有效消除邻近频率的混叠影响和边界效应。
一种风廓线雷达信号处理系统

[发明专利]一种支持自适应并行计算的神经网络处理电路-CN202010794982.1有效
发明人：周军;贾丛含;阙禄颖;甘家彦 -专利权人：电子科技大学
申请日： 2020-08-10 - 公布日： 2020-12-29 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种支持自适应并行计算的神经网络处理电路，属于神经网络硬件实现技术领域。该电路包含指令控制器、交互单元、特征图控制器、特征图存储单元、特征图缓存单元、权重控制器、权重存储单元、权重缓存单元、处理单元阵列；指令控制器中设置的并行模式判决器，根据当前层的特征图结构和权重结构，建立行并行模式、输入通道并行模式、混合并行模式三种并行模式的层计算模型，计算并选取完成当前层运算最少操作周期数的并行模式作为当前层的并行模式。本发明支持具有任意大小的特征图结构和权重结构的卷积网络，对不同的卷积网络能自适应的得到最佳的计算方案，使乘法器最大效率利用，减少资源浪费，提升处理速度。
一种支持自适应并行计算神经网络处理电路

[发明专利]基于FPGA的JPEG并行解码装置与解码方法-CN201310178092.8有效
发明人：彭骞;陈凯;郑增强;沈亚飞;邓标华 -专利权人：武汉精测电子集团股份有限公司
申请日： 2013-05-15 - 公布日： 2018-03-27 - 主分类号： H04N19/42 文献下载
摘要：本发明公开了一种基于FPGA的JPEG并行解码装置与解码方法，包括数据缓冲单元、数据预处理单元和并行解码单元，数据缓冲单元包括用于接收外部JPEG信号的输入数据缓冲模块和用于输出解码后JPEG信号的输出数据缓冲模块，输入数据缓冲模块的通信端连接数据预处理单元的通信端，数据预处理单元的通信端连接并行解码单元的信号输入端，并行解码单元的信号输出端连接输出数据缓冲模块的信号输入端。充分利用了JPEG标准中RSTi（复位标记）和APPn（注释字段），实现了JPEG的解码，并且支持并行解码，能实现高分辨率图片的快速解码。
基于 fpga jpeg 并行解码装置方法

[实用新型]基于FPGA的JPEG并行解码装置-CN201320261677.1有效
发明人：彭骞;陈凯;郑增强;沈亚飞;邓标华 -专利权人：武汉精测电子技术股份有限公司
申请日： 2013-05-15 - 公布日： 2014-01-22 - 主分类号： H04N7/26 文献下载
摘要：本实用新型公开了一种基于FPGA的JPEG并行解码装置，包括数据缓冲单元、数据预处理单元和并行解码单元，数据缓冲单元包括用于接收外部JPEG信号的输入数据缓冲模块和用于输出解码后JPEG信号的输出数据缓冲模块，输入数据缓冲模块的通信端连接数据预处理单元的通信端，数据预处理单元的通信端连接并行解码单元的信号输入端，并行解码单元的信号输出端连接输出数据缓冲模块的信号输入端。充分利用了JPEG标准中RSTi（复位标记）和APPn（注释字段），实现了JPEG的解码，并且支持并行解码，能实现高分辨率图片的快速解码。
基于 fpga jpeg 并行解码装置

[发明专利]一种基于图形处理单元的图像特征快速提取方法-CN201410508531.1有效
发明人：田岩 -专利权人：苏州新视线文化科技发展有限公司
申请日： 2014-09-28 - 公布日： 2017-10-31 - 主分类号： G06K9/46 文献下载
摘要：本发明涉及图像处理与分析技术领域，尤其涉及一种基于图形处理单元的图像特征快速提取方法，包括读取原始图像，提取所述原始图像的亮度分量图像，并将所述亮度分量图像拷贝到图形处理单元的帧缓存中；将所述图形处理单元中的所有活动线程划分为若干个线程块，计算出每个线程块中所包含的线程的数量，建立若干个并行单元，根据所述亮度分量图像的大小，计算每个并行单元需要创建的线程块的个数；通过所述并行单元对所述亮度分量图像进行滤波处理，获得若干个与所述并行单元对应的边缘特征图像；通过所述线程块对所述边缘特征图像进行特征提取，形成原始图像的边缘特征矩阵，本发明通过图形处理单元的并行计算能力，提高了图像特征提取的速度。
一种基于图形处理单元图像特征快速提取方法

[发明专利]机器人控制系统及机器人-CN202210335737.3在审
发明人：张高阳 -专利权人：至新自动化（北京）有限公司
申请日： 2022-04-01 - 公布日： 2022-04-29 - 主分类号： B25J9/16 文献下载
摘要：本申请涉及一种机器人控制系统及机器人，机器人控制系统包括PCB板以及设置在所述PCB板上的主处理器、并行同步单元、多个伺服单元和与所述伺服单元数量对应的电机，主处理器与所述并行同步单元连接，并行同步单元分别与每个伺服单元连接；每个伺服单元与电机连接。本申请将主处理器与多个伺服单元通过并行同步单元集成在一个架构中，并将各个部件设置在PCB板上，消除分立部件之间的连接线缆，使机器人控制器体积得到极大缩减，同时并行同步单元解决了多轴运动时钟不统一，同步性不好的问题
机器人控制系统

[发明专利]单处理器操作系统并行处理系统中的安全管理系统-CN200410069890.8有效
发明人：井上浩明;伊藤义行;酒井淳嗣;枝广正人 -专利权人：日本电气株式会社
申请日： 2004-07-15 - 公布日： 2005-02-09 - 主分类号： G06F15/80 文献下载
摘要：在多处理器上运行单处理器OS和应用程序的并行处理系统上，相对于应用程序，通过多处理器实现了并行处理，向能够在应用程序内并行化的工作单元提供单处理器OS服务的OS服务单元，响应来自工作单元的处理请求，控制相对于处理请求的安全功能
处理器操作系统并行处理系统中的安全管理

[发明专利]基于图形处理单元的自组织映射神经网络聚类方法及系统-CN201310112420.4在审
发明人：叶允明;张金超;黄晓辉 -专利权人：哈尔滨工业大学深圳研究生院
申请日： 2013-04-01 - 公布日： 2014-01-01 - 主分类号： G06F17/30 文献下载
摘要：本发明涉及一种基于图形处理单元的并行化自组织映射神经网络的聚类方法及系统，相对传统的串行化聚类方法,本发明通过算法的并行化和基于图形处理单元的并行加速系统，能更快的实现大规模数据的聚类。本发明主要涉及两方面的内容：(1)首先，针对图形处理单元的高并行计算能力的特点，设计了一种并行化自组织映射神经网络的聚类方法，该方法通过并行化统计文档的关键词词频得到词频矩阵，通过并行化计算文本的特征向量生成数据集的特征矩阵，通过并行化的自组织映射神经网络聚类得到海量数据对象的簇结构；(2)其次，利用图形处理单元(GPU)和中央处理器(CPU)之间的计算能力的互补性,设计了一套基于CPU/GPU协作框架的并行化文本聚类系统
基于图形处理单元组织映射神经网络方法系统

[发明专利]适合分布式并行计算的PBiCOR方法-CN201510411590.1在审
发明人：张理涛;张国辉;周永卫;武大勇;刘敬怀;张炎 -专利权人：郑州航空工业管理学院
申请日： 2015-07-14 - 公布日： 2015-11-11 - 主分类号： G06F9/38 文献下载
摘要：本发明适合分布式并行计算的PBiCOR方法，有效解决了分布式存储并行机全局通讯互相影响的问题；其方案是，假设并行机具有P台处理机，每台处理机分别具有局部存储模块和相应的处理单元，处理单元之间通过互联网相连；假定采用SPMD模型，即所有的处理单元执行相同的程序，且一个处理单元需要远程处理单元的数据时，必须通过消息传递完成；本发明实现全局通讯次数减少，使得PBiCOR方法的并行通讯性能得到了有效提升，具有更好的并行性和扩展性
适合分布式并行计算 pbicor 方法

[发明专利]一种用于为运行单元确定并行进程数量的方法及系统-CN201811572994.9有效
发明人：赵肖勇;康高杰 -专利权人：北京奇虎科技有限公司
申请日： 2018-12-21 - 公布日： 2023-09-01 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种用于为运行单元确定并行进程数量的方法及系统，其中方法包括：读取所述用户设备的设备描述信息，基于所述设备描述信息确定所述用户设备的处理器的硬件信息；对所述处理器的硬件信息进行解析以确定所述处理器的内核数量和每个内核的主频；响应于所述用户设备内多个应用中的目标应用的运行，确定所述目标应用所包括的多个运行单元，根据每个运行单元的并行需求在所述多个运行单元中选择需要并行进程的运行单元；以及当需要并行进程的运行单元运行时，确定所述处理器的多个内核中每个内核的当前使用率，基于内核数量、每个内核的主频和每个内核的当前使用率为需要并行进程的运行单元确定能够创建的并行进程的数量。
一种用于运行单元确定并行进程数量方法系统