“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]信息处理装置、成像装置及信息处理方法-CN201310536139.3无效
发明人：丹治一郎 -专利权人：索尼公司
申请日： 2013-11-01 - 公布日： 2014-05-21 - 主分类号： H04N9/04 文献下载
摘要：本发明涉及信息处理装置、成像装置及信息处理方法，具体提供了一种信息处理装置，包括：N个第一时钟变换单元（N为整数），将作为并行数据的图像数据变换成具有特定时钟周期的图像数据；串行变换单元，将N条所变换的图像数据变换成单系统串行数据并输出所变换的数据；并行变换单元，被输入所变换的图像数据，且并行变换单元将数据变换成N条具有预定位数的并行数据；同步数据生成单元，生成图像数据的同步数据；以及N个第二时钟变换单元，将所变换的N条图像数据从特定时钟周期重新变换成原始时钟周期，并且将所变换的图像数据的时钟周期设置为处于与由同步数据生成单元生成的同步数据同步的相位。
信息处理装置成像方法

[发明专利]并行数据处理及重排-CN00806052.5有效
发明人： J·赫斯;R·P·克莱霍尔斯特;A·范德阿沃伊尔德 -专利权人：皇家菲利浦电子有限公司
申请日： 2000-11-23 - 公布日： 2002-04-24 - 主分类号： G06F7/00 文献下载
摘要：本发明提供了一个并行数据处理设备,其具有一个并行处理单元阵列(LPA1...320)用于处理一个信号来获得并行数据流;以及用于以一个块式样方式重排该并行数据流的装置(TSMM1...80)。该数据重排装置(TSMM1...80)具有一个可寻址开关存储器矩阵阵列(TSMM1...80),其每一个都和一个预定数量的处理单元(LPA1...320)相连接。该开关存储器矩阵阵列(TSMM1...80)解决了高度并行线性阵列处理器的数据流局限以及图像处理算法所需要的中间存储。在一个照相机系统中,该并行数据处理设备和一个传感器阵列一起结合使用。
并行数据处理重排

[发明专利]接收信号处理设备、雷达以及物体检测方法-CN201510531215.0在审
发明人：榎本大舖;小松和弘;岩井健太;田中健志;上原稔;榊原毅;草川直人;北川英树 -专利权人：富士通天株式会社;旭化成微电子株式会社;株式会社电装
申请日： 2015-08-26 - 公布日： 2016-03-09 - 主分类号： G01S7/292 文献下载
摘要：一种接收信号处理设备、雷达以及物体检测方法。根据实施例的信号处理设备包括多个信号处理单元以及伪信号生成单元。在多个接收天线中提供多个信号处理单元，多个接收天线接收发送信号在物体上反射的反射信号，以及多个信号处理单元对基于发送信号和反射信号生成的差拍信号并行执行信号处理。伪信号生成单元生成对差拍信号进行模拟的伪信号，并将伪信号作为信号处理的对象并行输入到多个信号处理单元中。
接收信号处理设备雷达以及物体检测方法

[发明专利]人工智能加速器、设备、芯片及数据处理方法-CN201911237525.6有效
发明人：孟玉 -专利权人：腾讯科技（深圳）有限公司
申请日： 2019-12-04 - 公布日： 2022-05-10 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例公开了一种人工智能加速器、设备、芯片及数据处理方法；该人工智能加速器具备第一加速并行度和第二加速并行度；该人工智能加速器包括控制单元、计算引擎、分组控制单元及分组缓存单元；分组缓存单元按照第一加速并行度设有多个输出缓存；其中，控制单元，用于解析神经网络模型中的目标网络层的处理指令，得到并发指令；计算引擎，用于按照并发指令对目标网络层的输入数据集合中的目标输入数据块执行并行处理，得到目标输入数据块对应的目标输出数据；分组控制单元，用于将目标输出数据分组存储至分组缓存单元的至少一个输出缓存中。本申请实施例可以对神经网络模型的处理过程进行有效加速，合理提升神经网络模型的加速效果。
人工智能加速器设备芯片数据处理方法

[发明专利]一种基于CPU+GPU+FPGA架构的异构计算系统和方法-CN201710520154.7在审
发明人：赵瑞东;彭福来;于治楼;陈乃阔;牛玉峰 -专利权人：山东超越数控电子有限公司
申请日： 2017-06-30 - 公布日： 2017-10-20 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种基于CPU+GPU+FPGA架构的异构计算系统，包括CPU主机单元、一个或多个GPU异构加速单元和一个或多个FPGA异构加速单元，CPU主机单元分别与GPU异构加速单元、FPGA异构加速单元通信连接，其中CPU主机单元用于资源管理，以及将处理任务分配给GPU异构加速单元和/或FPGA异构加速单元；GPU异构加速单元对来自CPU主机单元的任务进行并行处理；FPGA异构加速单元对来自CPU主机单元的任务进行串行或并行处理本发明提供的异构计算系统能够充分发挥CPU的管控优势、GPU的并行处理优势、FPGA的性能功耗比并且具有灵活配置的优势，可适应不同的应用场景，满足不同类型的任务需求。
一种基于 cpu gpu fpga 架构计算系统方法

[发明专利]处理视频信号的方法和设备-CN201380058243.4有效
发明人：具文模;郑志旭;芮世薰;许镇;金兑燮;成宰源;孙银庸 -专利权人： LG电子株式会社
申请日： 2013-10-04 - 公布日： 2021-05-28 - 主分类号： H04N19/50 文献下载
摘要：根据本发明，使用并行处理信息获得当前编译单元的视图间运动矢量，并且使用当前编译单元的视图间运动矢量并行获得在当前编译单元中的当前预测单元的运动矢量。本发明涉及用于处理视频信号的方法和设备，其中通过比较对应于当前预测单元的参考图片的输出顺序信息和对应于相应块的参考图片的输出顺序信息获得当前预测单元的运动矢量预测值。根据本发明，经由并行处理步骤，多视点视频图像可以被迅速地恢复，并且可以使用对应于与当前预测单元不同视点的相应块的参考图片的运动信息提高运动矢量预测值的精度。
处理视频信号方法设备

[发明专利]代码编译方法及相关装置-CN202310473190.8在审
发明人：贾昆猛;李原;朱建斌;付尧;雷宇 -专利权人：珠海市芯动力科技有限公司
申请日： 2023-04-27 - 公布日： 2023-09-05 - 主分类号： G06F8/41 文献下载
摘要：本申请提供了一种代码编译方法及相关装置，应用于电子设备的中央处理器，电子设备包括中央处理器和并行处理器，并行处理器包括标量指令处理单元和矢量指令处理单元，方法包括：获取待编译的目标中间代码，目标中间代码的代码类型为目标类型，目标类型用于指示代码格式与预设的汇编语言集合中的任意一种汇编语言对应的代码格式相同的中间代码；将目标中间代码编译为可被并行处理器执行的目标指令集。如此，开发者在从事对上述并行处理器的相关开发工作时，可以采用简单易懂的中间代码类型作为编译过程的中间表示，降低了开发难度，促使软件应用在上述并行处理器上的开发，以实现处理速度更快、功耗更低的并行处理过程
代码编译方法相关装置

[发明专利]一种应用于正交分频复用传输系统的并行处理交织器-CN201511009122.8有效
发明人：徐永键;陆许明;张家浩 -专利权人：广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学花都产业科技研究院;中山大学
申请日： 2015-12-25 - 公布日： 2019-07-09 - 主分类号： H04L1/00 文献下载
摘要：本发明公开一种应用于正交分频复用传输系统的并行处理交织器，正交分频复用传输系统包括一个发射机，发射机采用并行交织器处理编码数据，并行处理交织器包括：一、三级交织处理模块，乒乓RAM存储单元，该单元通过乒乓操作，将数据写入与读出同时进行；乒乓RAM存储单元中，每个乒乓存储包括两组，且每组有6个RAM的存储结构；一、三级交织处理模块包括：数据地址生成单元，用于生成读写地址；二级交织处理模块，用于对QAM调制方式进行交织处理；二级交织处理模块，根据计数器控制，改变输入的数据的次序；总控制模块与数据地址生成单元、乒乓RAM存储单元、二级交织处理模块连接，数据地址生成模块还与乒乓RAM存储模块连接。
一种应用于正交分频传输系统并行处理交织

[发明专利]一种基于多核多线程处理器的功能宏流水线实现方法-CN201110309287.2有效
发明人：李康;赵庆贺;雷理;范勇;马佩军;史江义;郝跃 -专利权人：西安电子科技大学
申请日： 2011-10-13 - 公布日： 2012-01-25 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种基于多核多线程处理器的功能宏流水线实现方法，将多个处理器划分成不同的族：接收族和发送族；在接收族和发送族的族内部，多个处理器采用并行结构；接收族负责报文的接收处理，接收族内部采用并行结构，多个线程并行的完成所有的包接收处理任务；发送族负责报文的发送处理，包括检查是否有新的数据包发送任务，读取新的发送任务后，要获取当前头指针的队列描述符信息，将数据包从描述符指定的SDRAM单元发送到指定的发送缓冲单元，维护队列头指针与接收族进行同步通信，发送族内部采用并行结构，多个线程并行的完成所有的包发送处理任务。
一种基于多核多线程处理器功能流水线实现方法

[实用新型]一种柴油车电磁输油泵预热供油系统温控参数巡检仪-CN201120440303.7有效
发明人：熊鸿斌;肖金宝 -专利权人：十堰飞骏汽车零部件有限公司
申请日： 2011-11-09 - 公布日： 2012-06-27 - 主分类号： F02M31/125 文献下载
摘要：本实用新型涉及一种柴油车电磁输油泵预热供油系统温控参数巡检仪，包括并行式温度传感器、单片机处理单元及上位PC机，所述单片机处理单元外部与并行式温度传感器连接，该单片机处理单元其中一个输出端与电控室开关信号检测单元双向连接，位于该单片机处理单元的输出端口配有MAX232接口并且通过这个接口与上位PC机对接；所述并行式温度传感器由六组并行连接的温度测头组成。
一种柴油车电磁输油泵预热供油系统温控参数巡检

[发明专利]用于运动估计算法的分层可编程并行视频信号处理器-CN00130074.1无效
发明人：何芸;龚大年 -专利权人：清华大学
申请日： 2000-10-27 - 公布日： 2003-11-05 - 主分类号： H04N7/24 文献下载
摘要：本发明属于视频图像编码领域，涉及用于运动估计算法的分层可编程并行视频信号处理器，包括低层指令单元，并行运算单元，数据寻径单元，存储器及地址生成单元，高层指令单元，以及外部存储器接口单元六个部分；其中，低层指令单元通过控制信号线分别与高层指令单元及并行运算单元相连；数据寻径单元通过数据总线分别与并行运算单元与存储及地址生成单元相连。
用于运动估计算法分层可编程并行视频信号处理器

[发明专利]一种电子打火装置及其通信方法-CN201410050994.8在审
发明人：李金涛;谢秀镯;刘娜;肖雅静 -专利权人：中国电子科技集团公司第四十五研究所;北京中电科电子装备有限公司
申请日： 2014-02-14 - 公布日： 2014-05-21 - 主分类号： G05B19/04 文献下载
摘要：本发明公开了一种电子打火装置及其通信方法，该装置包括：串行通信接口，连接上位机与中央数据处理单元，为用户提供串行通信连接接口，是用户数据信息、参数配置信息的输入接口；中央数据处理单元，用于实现串行数据接收与发送、数据分析处理、数据存储以及串行数据到并行数据转换，并通过外设IO接口将转化后的并行数据通过并行通信机制锁存到中央逻辑控制单元；中央逻辑控制单元，为打火过程提供实时的逻辑控制、故障检测、电流控制、电流稳定性监控及球形监控，在并行通信机制中实现并行数据锁存、对数据存储及参数分配，本发明可大幅度减少数据信号连接，减少电磁干扰可能传导通路，降低了数据错误几率，提高设备整体的电磁兼容性。
一种电子打火装置及其通信方法

[发明专利]一种超限学习机的运算加速系统及方法-CN201910887896.2在审
发明人：李海东;徐丽华;崔东顺;钱兴;黄广斌 -专利权人：烟台市广智微芯智能科技有限责任公司
申请日： 2019-09-19 - 公布日： 2020-01-31 - 主分类号： G06F9/30 文献下载
摘要：本发明实施例提供一种超限学习机(ELM)的运算加速系统及方法，其中，所述系统通过现场可编程门阵列(FPGA)对超限学习机的计算过程进行硬件加速，包括：数据输入并行化单元，用于接收待处理数据并将其输入并行独立运算通路中；矩阵并行乘加计算单元，用于将超限学习机的配置信息及各并行的运算通道中的数据进行并行矩阵乘加运算后获得所述超限学习机的隐层输入数据；激活函数加速单元，用于对所述隐层输入数据的激活函数进行加速运算获得隐层输出数据；加速非连续乘加单元，对隐层输出数据进行加速非连续乘加后输出，获得对所述待处理数据的处理结果。
学习机超限隐层运算并行待处理数据激活函数输出数据非连续现场可编程门阵列矩阵并行矩阵乘加单元乘加运算计算单元计算过程加速单元加速系统配置信息硬件加速运算通路并行化功耗输出

[发明专利]多路多类型通信总线数据采集装置、方法、介质及设备-CN202211618878.2在审
发明人：武修文;孔祥雷;李悦坤 -专利权人：上海创景信息科技有限公司
申请日： 2022-12-15 - 公布日： 2023-04-28 - 主分类号： G05B19/042 文献下载
摘要：本发明提供了一种多路多类型通信总线数据采集装置、方法、介质及设备，包括数据采样单元、信号分析单元、存储单元和显示及设置单元；所述数据采样单元与信号分析单元相连接；所述信号分析单元分别与存储单元和显示及设置单元相连接本发明通过采用拥有大量IO口以及可以并行处理的FPGA，解决了多通道总线数据采集及多通道数据并行独立处理的问题。
多路多类型通信总线数据采集装置方法介质设备

[发明专利]并行处理器及其线程处理方法-CN200910190339.1有效
发明人：梅思行;王世好;劳咏仪 -专利权人：深圳中微电科技有限公司
申请日： 2009-09-18 - 公布日： 2011-04-20 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种并行处理器，包括：多个线程处理引擎：用于处理被分配给该线程处理引擎的线程，所述多个线程处理引擎并行连接；线程管理单元：用于取得、判断所述多个线程处理引擎的状态，并将处于等待队列中的线程分配到所述多个线程处理引擎中本发明还涉及一种在并行处理器中对线程进行并行处理的方法。实施本发明的并行处理器及其线程处理方法，具有以下有益效果：可以花费较小的代价来达到较高的性能，其性价比较高。
并行处理器及其线程处理方法