“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]专用集成电路芯片及方法、区块链系统及区块生成方法-CN202111279375.2有效
发明人：刘明;汪福全 -专利权人：中科声龙科技发展（北京）有限公司
申请日： 2021-11-01 - 公布日： 2022-02-22 - 主分类号： G06F17/15 文献下载
摘要：本申请提供了一种专用集成电路芯片及方法、区块链系统及区块生成方法；其中，专用集成电路芯片包括：压缩计算单元；压缩计算单元包括：第一并行处理子单元，用于并行的对中间变量所包含的四组第一元素和相应的输入块数据进行组合计算，并根据组合计算的结果分别对所述四组第一元素进行第一、第二轮重新赋值；中间变量中的第一元素按照第一规则划分为四组；第二并行处理子单元，用于接收第一并行处理子单元输出的重新赋值后的中间变量，并行的对中间变量所包含的四组第一元素和相应的输入块数据进行组合计算
专用集成电路芯片方法区块系统生成

[发明专利]一种基于FPGA的高速并行插值滤波器设计-CN202111375041.5在审
发明人：杨毅;刘培培;蒋艳丽;何泓稼;王成虎 -专利权人：成都理工大学
申请日： 2021-11-17 - 公布日： 2022-03-01 - 主分类号： H03H17/02 文献下载
摘要：本发明实施例公开了一种基于FPGA的高速并行插值滤波器的设计方法，本发明实施例方法包括：并行频域滤波和并行重采样，频域波部分包括了上采样和滤波模块，用于对输入数据进行2倍的内插并进行低通滤波；重采样部分包括了插值控制NCO单元、全局控制单元、移位寄存器组单元、差值基点选择单元和插值运算单元，重采样设计用于消除采样率偏差保持数据时间同步，通过三次B样条插值算法及Farrow进行插值算法设计。本发明实施例利用FPGA灵活的可编程特性及高速并行的处理方式进行设计，能够有效减少硬件资源的消耗，同时高速实时的对数据进行处理。
一种基于 fpga 高速并行滤波器设计

[实用新型]一种基于消防物联网网关的并行数据采集设备-CN202020453643.2有效
发明人：徐磊;陈升忠;余兴;陈报;薛祖松;熊瑞;李朝杰 -专利权人：辰安天泽智联技术有限公司
申请日： 2020-03-31 - 公布日： 2020-09-25 - 主分类号： G06F13/42 文献下载
摘要：本实用新型涉及信息传输技术领域，具体是涉及一种基于消防物联网网关的并行数据采集设备。包括控制单元，用于将并行打印机的并行接口数据传送至控制单元的并行数据处理单元，用于将控制单元输出的并行数据转换为串行数据并发送至消防物联网网关的串口隔离单元。火灾报警控制器使用的打印机的输出端口是并行端口，与通信设备以及物联网网关的接口不匹配，物联网网关使用的是串行接口，本实用新型的采集设备能够将打印机的并行数据转换成串行数据，使之与物联网网关接口相匹配，之后将串行数据转换传输至物联网网关
一种基于消防联网网关并行数据采集设备

[发明专利]一种多核处理器系统的目录缓存管理方法-CN201410645205.5有效
发明人：唐士斌;陈继承;王洪伟;倪璠 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2014-11-12 - 公布日： 2018-06-26 - 主分类号： G06F12/0871 文献下载
摘要：本发明公开了一种多核处理器系统的目录缓存管理方法，包括以下步骤：利用内存地址的缓存块索引位对目录缓存进行划分；于系统物理内存分配时，通过为不同并行单元的数据分配不同的缓存块索引位，控制所述并行单元所占用的目录缓存容量本发明公开的多核处理器系统的目录缓存管理方法，能够解决由于目录缓存的容量有限，不同并行单元的数据在目录缓存中的冲突造成系统性能降低的问题。
目录缓存多核处理器系统并行单元缓存块索引系统物理内存内存地址数据分配系统性能管理占用分配冲突

[发明专利]一种基于多业务工作模式的架构统型系统-CN202111242856.6在审
发明人：田嘉;王伟;李雄飞;董超;惠腾飞;马纯志 -专利权人：西安空间无线电技术研究所
申请日： 2021-10-25 - 公布日： 2022-03-15 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种基于多业务工作模式的架构统型系统，包括物理层处理单元、Hail处理及切换单元、流程结束及异常处理单元、状态恢复及开关调度单元、自动重传处理单元和协议主控单元。采用本发明实现了将CCSDS Proximity‑1协议要求的各项功能从并行处理和串行处理的维度进行拆分，对并行处理部分按照处理的相似程度进行融合设计，形成通用的FPGA内部流式处理单元，即物理层处理单元、Hail处理及切换单元、流程结束及异常处理单元、状态恢复及开关调度单元和自动重传处理单元，对串行处理的部分则合并至协议主控单元，采用基于状态基的处理方法进行灵活控制，解决了传统协议实现方法中各模式独立设计
一种基于业务工作模式架构系统

[发明专利]输入数据通道全排列的并行处理方法和系统-CN201811436991.2在审
发明人：袁闻峰 -专利权人：广州市高峰科技有限公司
申请日： 2018-11-28 - 公布日： 2019-05-07 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种输入数据通道全排列的并行处理方法，具体包括以下步骤：将输入数据通道的个数设为N，得到输入数据通道的全排列；将输入数据通道的每一种排列分别按圆形排布，旋转一定角度后重叠的排列方式或排列方式相反分为一组；从每一组取出任一排列方式的N个输入数据通道，与一并行处理架构的输入通道连接；所述并行处理架构包括N‑1层去相关单元，每一层设有N个去相关单元，相邻层的去相关单元交叉连接；所述去相关单元包括两个输入通道和两个输出通道，其用于对输入通道输入的数据向量进行去相关运算后经输出通道输出；每一并行处理架构输出2N个输出数据。本发明能够降低计算数量，提高数据处理效率。
输入数据通道并行处理排列方式输入通道全排列架构输出通道数据处理效率交叉连接输出数据数据向量圆形排布输出相邻层运算取出

[实用新型]一种针织圆纬机控制系统-CN201420025853.6有效
发明人：周平;浦炜;华强;陈景波;卢达;江学范;孙华平;徐刚;陈网明 -专利权人：常熟理工学院;常熟长润智能科技有限公司
申请日： 2014-01-16 - 公布日： 2014-08-27 - 主分类号： D04B15/68 文献下载
摘要：本实用新型公开了一种针织圆纬机控制系统，包括嵌入式系统控制面板、并行总线驱动板和电磁选针器单元，所述嵌入式系统控制面板包括ARM处理器和现场可编程门阵列，ARM处理器与现场可编程门阵列采用并行总线连接；所述并行总线驱动板包括现场可编程门阵列，所述嵌入式系统控制面板的现场可编程门阵列与并行总线驱动板的现场可编程门阵列采用并行总线连接；所述并行总线驱动板的现场可编程门阵列与电磁选针器单元采用并行总线连接。该控制系统采用ARM与FPGA双核处理、触摸屏操作、执行机构控制采用八位地址与数据分时复用的总线驱动方式，提高系统的实时处理与控制能力，满足不同档次的圆纬机高速控制的时序要求。
一种针织圆纬机控制系统

[发明专利]一种图像负载均衡处理方法及装置-CN201510593034.0有效
发明人：金欣;韩海旭;戴琼海 -专利权人：清华大学深圳研究生院
申请日： 2015-09-17 - 公布日： 2018-07-20 - 主分类号： G06T1/00 文献下载
摘要：本发明公开了一种图像负载均衡处理方法及装置，包括如下步骤：将原始图像f(x,y)沿纵向和横向划分为多个图像块；计算纵向边界的左右两个图像块的纹理特征，移动所述纵向边界使所述纵向边界左右两个图像块之间的纹理特征相似度最大；计算横向边界的上下两个图像块的纹理特征，移动所述横向边界使所述纵向边界上下两个图像块之间的纹理特征相似度最大；将确定的最终的横向边界和纵向边界对应的最终图像块分别分配给不同的计算单元进行并行处理。本方法可以实现不同的并行处理单元之间的负载均衡，降低功耗，同时满足并行度需求，实现高效、实时的图像并行处理，并行效率最优。
一种图像负载均衡处理方法装置

[发明专利]一种计算单元运算加固方法、并行处理器及电子设备-CN202010963761.2有效
发明人：袁庆;陈庆 -专利权人：海光信息技术股份有限公司
申请日： 2020-09-14 - 公布日： 2023-09-19 - 主分类号： G06F11/16 文献下载
摘要：本申请涉及一种计算单元运算加固方法、并行处理器及电子设备，属于计算机技术领域。该方法应用于并行处理器，并行处理器包括计算单元组和冗余单元组，冗余单元组包括第一冗余单元和第二冗余单元，方法包括将同一线程对应的数据分别输入待加固计算单元和与待加固计算单元对应的冗余单元组中的第一冗余单元和第二冗余单元中进行运算；其中待加固计算单元为计算单元组中的计算单元；判断第一冗余单元的输出结果、第二冗余单元的输出结果和待加固计算单元的输出结果中是否存在至少两个相同的输出结果；在存在至少两个相同的输出结果时，输出相同的输出结果通过冗余计算来实现对待加固计算单元进行加固，解决了现有方法存在的加固效果差的问题。
一种计算单元运算加固方法并行处理器电子设备

[发明专利]基于序列图像校正的气动光学传输效应测评方法与装置-CN200810047233.1有效
发明人：张天序;洪汉玉;钟胜;颜露新;刘纯胜;付长江;符俊杰;张泽彬;陈荣华;王进;汪小平 -专利权人：华中科技大学
申请日： 2008-04-03 - 公布日： 2008-09-10 - 主分类号： G01M9/00 文献下载
摘要：气动光学传输效应测评方法利用空间分块并行校正、二维抽样并行校正和并行迭代校正三种图像校正方法计算出校正图像和点扩展函数，经进一步计算得到测评指标，测评指标用来对气动光学传输效应进行测量、分析和评估。针对气动光学传输效应测评方法，设计了基于“上位机+多功能图像采集控制卡+并行数字信号协处理卡”的计算处理装置。利用该装置可以完成不同通路图像源数据的采集、处理、存储及显示；利用测评装置计算的高并行性及处理单元可扩展的特点，灵活选取计算处理单元的数量以达到处理的实时性；本发明装置体积小，重量轻，易于携带。
基于序列图像校正气动光学传输效应测评方法装置

[发明专利]一种并行计算构件、方法及相应并行软件开发方法与系统-CN201410662947.9有效
发明人：莫则尧;张爱清;曹小林;刘青凯;徐小文;廖丽 -专利权人：北京应用物理与计算数学研究所
申请日： 2014-11-19 - 公布日： 2015-02-25 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及并行计算技术领域，特别是关于一种并行计算构件、方法及相应并行软件开发方法与系统。并行计算构件包括，并行计算构件接口，为其它单元提供数值数据并返回经过数值计算处理后的数值数据；所述数据分布存储单元，用于在进程的私有内存空间存储数据场和从并行计算构件接口接收的数值数据；所述数据并行通信单元，用于从其他进程的私有内存空间复制数据场存储到本地进程；所述数值并行计算单元，用于根据数值算法的数值模拟计算流程，独立的对本地进程的数值数据进行数值计算。
一种并行计算构件方法相应软件开发系统

[发明专利]一种计算单元检测方法、并行处理器及电子设备-CN202010540012.9在审
发明人：袁庆 -专利权人：海光信息技术有限公司
申请日： 2020-06-12 - 公布日： 2020-10-30 - 主分类号： G06F11/22 文献下载
摘要：本申请涉及一种计算单元检测方法、并行处理器及电子设备，属于计算机技术领域。该方法应用于并行处理器，所述并行处理器包括计算单元组和检测单元，所述方法包括：将同一指令对应的线程数据分别输入被检测计算单元和所述检测单元中进行运算；其中，所述被检测计算单元为所述计算单元组中的计算单元；根据所述检测单元的输出结果和所述被检测计算单元的输出结果对所述被检测计算单元进行检测，得到检测结果。本申请实施例中，通过在硬件上增加检测单元来对计算单元组中的计算单元进行检测，从而使得可以在软件运行过程中检测计算单元出现的物理性损坏，同时，在检测时，输入被检测计算单元与检测单元的数据相同，保证了检测结果的可靠性
一种计算单元检测方法并行处理器电子设备

[发明专利]量子控制微体系结构、量子控制处理器及指令执行方法-CN202110393763.7有效
发明人：张孟禹;谢磊;郑一聪;张胜誉 -专利权人：腾讯科技（深圳）有限公司
申请日： 2021-04-13 - 公布日： 2022-07-12 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了一种量子控制微体系结构、量子控制处理器及指令执行方法，涉及量子技术领域。所述量子控制微体系结构包括：调度器、指令存储器、多个处理单元及对应的私有指令缓存器。调度器用于确定量子电路中并行执行的k个子电路，k为大于1的整数，从指令存储器中获取k个子电路分别对应的指令，并分别存储至k个处理单元分别对应的私有指令缓存器中；k个处理单元中的目标处理单元用于从其对应的私有指令缓存器中获取k个子电路中的目标子电路对应的指令进行执行；其中，k个处理单元并行执行自身对应的指令。本申请采用的是子电路层级并行的解决方案，在面对更加复杂的量子应用及不断增长的量子比特时具有更好的扩展能力。
量子控制体系结构处理器指令执行方法

[发明专利]并行处理单元、处理系统以及相关方法-CN202111459070.X在审
发明人：韩亮;邹云晓 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2021-12-02 - 公布日： 2023-06-06 - 主分类号： G06F15/173 文献下载
摘要：本公开提供了一种并行处理单元、处理系统以及相关方法。该并行处理单元，包括：核；高速缓存，与核耦合；处理器存储器，与核耦合；以及芯片间网络控制器，与核耦合，芯片间网络控制器包括路由表，路由表包括多个地址，多个地址标识直接和间接地耦合到并行处理单元的多个设备中的多个存储器空间
并行处理单元系统以及相关方法

[发明专利]基于SoC的嵌入式工业智能网关及其实时数据采集方法-CN201710241030.5在审
发明人：张燕;朱春健;赵伟龙;陈锋;丁桂芳;张镇;张国栋;刘宇 -专利权人：山东万腾电子科技有限公司
申请日： 2017-04-13 - 公布日： 2017-06-27 - 主分类号： H04L12/66 文献下载
摘要：本发明公开了基于SoC的嵌入式工业智能网关及其实时数据采集方法，包括中央处理器模块，中央处理器模块包括通过总线彼此连接的ARM和FPGA；ARM和FPGA均分别与数据处理模块、监测报警模块、用户对接模块、以太网模块、无线通讯模块、设备对接模块、通讯接口模块、外设模块、设备协议库模块和数据处理模块连接；数据处理模块包括接收单元和发送单元连接，接收单元用于接收从第三方设备采集的数据，以及接收从用户终端发送的配置信息；发送单元将从第三方设备采集的数据发送到中央处理器模块的FPGA，实现数据的并行处理；FPGA利用硬件并行的优势，实现了设备数据的采集和传输的并行处理，减少通道处理时间。
基于 soc 嵌入式工业智能网关及其实时数据采集方法