专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果37个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器以及存储器的读取方法-CN202210260297.X在审
  • 何文乔 - 华邦电子股份有限公司
  • 2022-03-16 - 2023-09-26 - G11C16/34
  • 本发明提供一种存储器,包括选中存储单元区块以及第一感测放大装置。选中存储单元区块以及第一感测放大装置均耦接至第一共同位线。第一感测放大装置用以:在漏电流检测模式中,检测选中存储单元区块在第一共同位在线漏电流以产生漏电流信息;在读取数据模式中,根据漏电流信息以提供参考信号,通过比较第一共同位在线的读取信号以及参考信号来产生读出数据,其中漏电流检测模式发生在读取数据模式前。
  • 存储器以及读取方法
  • [发明专利]随机数产生系统及其随机数产生方法-CN201710941000.5有效
  • 何文乔;柳弼相 - 华邦电子股份有限公司
  • 2017-10-11 - 2023-08-15 - G06F7/58
  • 本发明提供一种随机数产生系统及其随机数产生方法。随机数产生系统包括随机数产生器、随机数选择电路及随机数逻辑电路。随机数产生器接收随机数要求信号,以提供具有n个比特的第一随机数列,其中n为一正整数。随机数选择电路接收随机数要求信号,以提供具有n个比特的比特选择信号,其中比特选择信号为时变信号且决定于所接收的随机数要求信号。随机数逻辑电路接收随机数要求信号、第一随机数列及比特选择信号,反应该随机数要求信号利用比特选择信号调整第一随机数列,以提供第二随机数列。本发明可将随机数产生器所产生的随机数进行二次处理,并且输出经处理后的随机数,以提高随机数的不可预测性。
  • 随机数产生系统及其方法
  • [发明专利]存储器的控制方法及非暂态电脑可读媒体-CN201910670768.2有效
  • 何文乔 - 华邦电子股份有限公司
  • 2019-07-24 - 2023-03-28 - G06F3/06
  • 一种存储器的控制方法及非暂态电脑可读媒体,其中存储器的控制方法包括:接收一外部数据;对该外部数据进行一错误校正操作,用以产生一同位数据;计算该外部数据及同位数据的数值为一特定逻辑值的数量,用以产生一计算结果;根据计算结果及一倾向数据产生一反转数据;当计算结果及倾向数据符合一预设条件时,反转外部数据及同位数据,用以产生一写入数据,再将写入数据连同反转数据写入一存储阵列;以及当计算结果及倾向数据不符合预设条件时,将外部数据、同位数据及反转数据写入该存储阵列。本发明在读取存储阵列时,不易发生读取错误,可减少同位数据的位数量,进而减少存储阵列的面积。
  • 存储器控制方法非暂态电脑可读媒体
  • [发明专利]随机数产生系统及其随机数产生方法-CN201710965357.7有效
  • 何文乔;柳弼相 - 华邦电子股份有限公司
  • 2017-10-17 - 2023-01-03 - G06F21/72
  • 本发明提供一种随机数产生系统及其随机数产生方法。随机数产生系统包括随机数产生器、随机遮罩电路、比特缩减逻辑电路及接收器。随机数产生器提供随机数列。随机遮罩电路接收随机数列以提供随机数遮罩数列及随机遮罩指示数列,其中随机遮罩指示数列中为第一逻辑准位的比特对应随机数遮罩数列中为高阻抗状态的比特。比特缩减逻辑电路接收随机数列及随机遮罩指示数列,以提供比对金钥。接收器接收随机数遮罩数列,以提供验证金钥,其中验证金钥相同于比对金钥。
  • 随机数产生系统及其方法
  • [发明专利]内存电路及内存编程方法-CN202011547642.5在审
  • 何文乔;柳弼相 - 华邦电子股份有限公司
  • 2020-12-23 - 2022-06-24 - G11C16/10
  • 本发明提供一种内存电路及内存编程方法,适用于编程闪存,包括电荷泵电路,产生泵电压与泵电流;电压调节器,耦接电荷泵电路,并根据泵电压与泵电流产生编程电压与编程电流以编程闪存;电压传感器,耦接电压调节器以监视编程电压的电压值;以及多个开关电路,其中每个开关电路的一端耦接电压传感器,另一端耦接闪存,且所述多个开关电路的导通个数根据所述编程电压的所述电压值决定。
  • 内存电路编程方法
  • [发明专利]电子装置及其操作方法-CN201811037728.6有效
  • 柳弼相;何文乔 - 华邦电子股份有限公司
  • 2018-09-06 - 2022-06-07 - G11C29/44
  • 本发明提供一种电子装置及其操作方法,用以正确地触发电子装置的初始化操作。电子装置包括多个闩锁器与上电重置生成器。多个闩锁器耦接至多个存储单元,并配置为监控多个存储单元的存储数据。上电重置生成器耦接至多个闩锁器,并配置为根据至少一存储单元的数据损坏,生成上电重置脉冲以重置电子装置。根据多个存储单元的存储数据与相对应的硬件编码数据,在电子装置的初始化操作期间检测数据损坏。
  • 电子装置及其操作方法
  • [发明专利]存储器电路及其数据比特状态检测器-CN201811042607.0有效
  • 林哲逸;何文乔 - 华邦电子股份有限公司
  • 2018-09-07 - 2021-11-02 - G11C16/34
  • 本发明提供一种存储器电路及其数据比特状态检测器。数据比特状态检测器包括感测放大电路、数据接收电路以及参考电路。感测放大电路具有第一感测输入端以及第二感测输入端。感测放大电路感测并放大第一感测输入端上的第一阻抗以及第二感测输入端上的第二阻抗的差值,以产生感测输出信号。数据接收电路接收数据信号的多个比特,并依据数据信号的比特在第一感测输入端与参考接地端间提供第一阻抗。参考电路接收多个偏压电压,并依据偏压电压在第二感测输入端与参考接地端间提供第二阻抗。
  • 存储器电路及其数据比特状态检测器
  • [发明专利]内存装置及其数据读取方法-CN202010047352.8在审
  • 何文乔 - 华邦电子股份有限公司
  • 2020-01-16 - 2021-07-16 - G11C29/42
  • 本发明提供一种内存装置及其数据读取方法。此方法包括:读取内存中的多个存储单元以获得读取数据,其中包括检测各存储单元的阈值电压,并将所检测的阈值电压分别与第一基准电压及第二基准电压比较以决定位值,其中所述第一基准电压与第二基准电压用以区别存储单元的不同状态,且第二基准电压大于第一基准电压;逐步变更读取数据中阈值电压位于第一基准电压与第二基准电压之间的存储单元的位值,以计算变更后读取数据的校正子;以及根据校正子的数值校正读取数据。
  • 内存装置及其数据读取方法
  • [发明专利]同步镜延迟电路和同步镜延迟操作方法-CN201810981078.4有效
  • 何文乔 - 华邦电子股份有限公司
  • 2018-08-27 - 2021-07-09 - G11C7/22
  • 本发明提供了一种同步镜延迟电路。同步镜延迟电路包括延迟监视电路、向前延迟电路、第一位移电路、向后延迟电路、第二位移电路,以及时脉频率检验电路。时脉频率检验电路包含复数时脉频率检验单元。每一时脉频率检验单元会判断外部输入时脉信号的频率是否比振荡器输出的参考时脉信号的频率慢,以产生一判断结果。每一时脉频率检验单元会将判断结果传送给第一位移电路和第二位移电路。第一位移电路和第二位移电路会根据判断结果,决定是否先延迟外部输入时脉信号。
  • 同步延迟电路操作方法
  • [发明专利]快闪存储器存储装置及其读取方法-CN201710695253.9有效
  • 何文乔 - 华邦电子股份有限公司
  • 2017-08-15 - 2021-07-06 - G11C16/26
  • 本发明提供一种快闪存储器存储装置及其读取方法。快闪存储器存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括至少一个存储器晶胞串。存储器晶胞串耦接在比特线及源极线之间。存储器控制电路耦接至存储器晶胞阵列,用以在读取期间控制存储器晶胞阵列的读取操作。读取期间包括预充电期间以及放电期间。在预充电期间,源极线经由信号传递路径对比特线进行预充电操作。在放电期间比特线经由相同的信号传递路径,对源极线进行放电操作。信号传递路径包括存储器晶胞串。
  • 闪存存储装置及其读取方法
  • [发明专利]非挥发性半导体储存装置及其读取方法-CN201810471547.8有效
  • 柳弼相;何文乔 - 华邦电子股份有限公司
  • 2018-05-17 - 2021-06-15 - G11C16/14
  • 一种能够消除位元线泄漏对读取的影响的非挥发性半导体储存装置及其读取方法。所述非挥发性半导体储存装置包括:存储器阵列;半导体井,具有多个抹除单元;以及源极开关阵列,具有多个源极开关。所述源极开关中的每一个耦接到所述半导体井的一个抹除单元的共用源极线。在读取操作期间,所述源极开关中只有耦接到所述半导体井的所述抹除单元中用于进行读取的被选择抹除单元的一个源极开关被致能。因此,防止位元线泄漏影响对存储器阵列的存储器晶胞的读取操作,从而提高非挥发性半导体储存装置的可靠性。
  • 挥发性半导体储存装置及其读取方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top