“妹尾真言”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置及读取方法-CN202110294186.6有效
发明人： 妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2021-03-19 - 公布日： 2023-10-13 - 主分类号： G11C16/34 文献下载
摘要：本发明提供了一种半导体存储装置及读取方法，该半导体存储装置包含：NAND型存储单元阵列，各区块中形成至少一个监视用NAND串列，用以监视编程及抹除循环频率；电流检测部，检测流经监视用NAND串列的电流；偏移电压决定部，根据检测到的电流决定各自附加在读取通过电压以及读取电压的第一以及第二偏移电压；读取电压生成部，生成附加第一偏移电压的读取通过电压以及附加第二偏移电压的读取电压。本发明通过检测用以监视编程与抹除的循环频率的监视用串列NAND的电流，以及根据检测电流在读取通过电压以及读取电压上附加偏移电压，可以补偿存储单元的阈值Vt移动或Gm的劣化，可以正确读取被记忆在存储单元的数据。
半导体存储装置读取方法

[发明专利]半导体存储装置-CN202210899471.5在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人：华邦电子股份有限公司
申请日： 2022-07-28 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置，可实现错误检测、纠正的处理时间的缩短。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)具有可在与ECC芯片(300)之间传输数据的、专用的输入输出端子(220)，ECC芯片(300)具有可在与NAND芯片(200)之间传输数据的、专用的输入输出端子(320)。在NAND芯片(200)中进行读出动作时，NAND芯片(200)经由专用的输入输出端子(220)将包含奇偶校验数据的读出数据传输至ECC芯片(300)，ECC芯片(300)基于奇偶校验数据进行读出数据的错误检测、纠正，将纠正数据经由输入输出端子(330)传输至控制器(400)。
半导体存储装置

[发明专利]半导体存储装置及读出方法-CN202210914989.1在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人：华邦电子股份有限公司
申请日： 2022-08-01 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置及读出方法，可实现错误检测及纠正的处理的高速化且达成小型化。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)包括存储器阵列、以及包含锁存器(L1)及锁存器(L2)的页缓冲/感测电路。ECC芯片(300)包含RAM_E、RAM_O，此RAM_E、RAM_O保持从NAND芯片(200)的锁存器(L1、L2)输出的读出数据，RAM_E保持第偶数个扇区的数据，RAM_O保持第奇数个扇区的数据，可通过使RAM_E或RAM_O交替保持扇区的数据从而削减RAM_E、RAM_O的数据尺寸。
半导体存储装置读出方法

[发明专利]半导体存储装置及读出方法-CN202210916892.4在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人：华邦电子股份有限公司
申请日： 2022-08-01 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置及读出方法，可实现错误检测、纠正的处理时间的高速化且达成小型化。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)具有：存储器阵列；页缓冲/感测电路，包含锁存器(L1)及锁存器(L2)；以及专用的输入输出端子(220)，可在与ECC芯片(300)之间进行数据传输。锁存器(L1)包含缓存器(C0、C1)，锁存器(L2)仅包含缓存器(C1)。锁存器(L1)的缓存器(C0)的数据及锁存器(L2)的缓存器(C1)的数据传输至ECC芯片(300)，响应从ECC芯片(300)输出开头地址的数据，而从存储器阵列读出下一页，读出的数据保持于锁存器(L1)。
半导体存储装置读出方法

[发明专利]半导体存储装置及其操作方法-CN202210709955.9在审
发明人： 妹尾真言;水藤克年 -专利权人：华邦电子股份有限公司
申请日： 2022-06-22 - 公布日： 2022-12-30 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种能够抑制误操作等并进行安全操作的半导体存储装置和操作方法。本发明的快闪存储器包括基于从ROM读取的代码来控制操作的控制器。本发明的操作方法包括：通过CRC处理部检测从ROM读取的代码是否存在错误；当检测出代码存在错误，判定是否转移到安全模式；以及在转移到安全模式后，通过ECC处理部检测并校正代码的错误。
半导体存储装置及其操作方法

[发明专利]半导体装置及读出方法-CN202210126910.9在审
发明人： 妹尾真言;冈部翔 -专利权人：华邦电子股份有限公司
申请日： 2022-02-11 - 公布日： 2022-10-18 - 主分类号： G11C16/24 文献下载
摘要：本发明提供一种半导体装置以及读出方法，能够实现高速读出的效能。本发明的NAND型快闪存储器包含选择偶数位线或奇数位线的位线选择电路、以及连接于位线选择电路的页面缓冲器/读出电路。快闪存储器的读出方法包含：通过连接于位线选择电路的虚拟电源(VIRPWR)来对选择位线进行预充电的步骤(步骤#1)；以及与选择位线的预充电并行地通过电压供给节点(V1)进行锁存电路(L1)的初始化(步骤#1_2)以及通过电压供给节点(V1)进行页面缓冲器/读出电路(170)的初始化(步骤#1_3)。
半导体装置读出方法

[发明专利]半导体装置及连续读出方法-CN202110898688.X在审
发明人：须藤直昭;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2021-08-05 - 公布日： 2022-08-05 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种改善现有连续读出的半导体装置及连续读出方法。本发明的闪速存储器包括：NAND型存储单元阵列、输入输出电路、ECC电路、控制器、字线选择电路、页缓冲器/读出电路、以及列选择电路。控制器在进行页的连续读出时，从存储单元阵列进行选择页的前1/2页的阵列读出，且与此独立地从存储单元阵列进行选择页的后1/2页的阵列读出，并与时钟信号同步地连续输出分别读出的1/2页的数据。
半导体装置连续读出方法

[发明专利]半导体装置及与非型闪速存储器的读出方法-CN202110418808.1在审
发明人：冈部翔;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2021-04-19 - 公布日： 2022-02-18 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种半导体装置及与非型闪速存储器的读出方法，可进行高速读出或高可靠性的读出。本发明的与非型闪速存储器的读出方法包括：预充电步骤，通过电压供给节点对感测节点进行预充电；放电步骤，为了进行规定的动作，将感测节点放电至电压供给节点；再充电步骤，在规定的动作后，通过电压供给节点对感测节点进行再充电；以及读出步骤，对与非串进行放电，并对存储单元进行感测。
半导体装置非型闪速存储器读出方法

[发明专利]半导体存储装置及其读取方法-CN202110562897.7在审
发明人： 妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2021-05-24 - 公布日： 2021-12-03 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种半导体存储装置及其读取方法，其中所述半导体存储装置可以通过电容耦合补偿存储单元的阈值，其包含：NAND型的存储单元阵列，由监视用NAND串列形成；编程装置，编程与选择字线连接的存储单元；以及读取装置，进行与选择字线连接的存储单元的读取。编程装置编程选择字线时，编程监视用NAND串列的存储单元。读取装置包含：电流检测部，读取选择字线n的存储单元时，于非选择字线n+1的存储单元施加读取电压，检测流经监视用NAND串列的电流；以及偏移电压决定部，根据检测到的电流决定第一偏移电压以及第二偏移电压。附加第一偏移电压的读取通过电压施加于非选择字线，附加第二偏移电压的读取电压施加于选择字线n。
半导体存储装置及其读取方法

[发明专利]半导体装置及读出方法-CN202010693569.6在审
发明人：冈部翔;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2020-07-17 - 公布日： 2021-10-22 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种实现数据输出的高速化并且对锁存电路的重置进行补偿的半导体装置及读出方法。本发明的NAND型闪速存储器的读出方法包括：预充电步骤，经由读出节点(SNS)对位线及连接于所述位线的NAND串进行预充电；重置步骤，在预充电后对锁存电路进行重置；以及放电步骤，在重置后对NAND串进行放电。
半导体装置读出方法

[发明专利]半导体存储装置以及读出方法-CN202110201670.X在审
发明人： 妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2021-02-23 - 公布日： 2021-10-12 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种能够实现读出动作时的ECC处理时间的缩短的半导体存储装置与读出方法。本发明的快闪存储器包括：存储胞元阵列；页面缓冲器/读出电路，保持从存储胞元阵列的选择页面读出的数据；错误检测纠正电路，从页面缓冲器/读出电路接收数据，并保持所述数据的错误位置信息；输出电路，基于列地址来从页面缓冲器/读出电路选择数据，并将所选择的数据输出至数据总线；以及错误纠正部件，基于错误位置信息来纠正数据总线的数据。
半导体存储装置以及读出方法

[发明专利]半导体存储装置、其动作方法及分析系统-CN201811091663.3有效
发明人： 妹尾真言;水藤克年 -专利权人：华邦电子股份有限公司
申请日： 2018-09-19 - 公布日： 2021-05-18 - 主分类号： G11C16/08 文献下载
摘要：本发明提供一种半导体存储装置、其动作方法及分析系统，能够对特定动作时的缺陷进行分析。本发明的半导体芯片基于供应至外部端子的电压，判定是否为通电模式，在是通电模式的情况下执行通电序列，然后，判定是否设定了执行中断序列，若已设定，则执行中断序列。在中断序列中，执行所选择的动作，使正在执行的动作以所选择的时序停止，并在停止状态下，对半导体芯片的缺陷进行分析。
半导体存储装置动作方法分析系统

[发明专利]半导体装置-CN201710282990.6有效
发明人：村上洋树;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2017-04-26 - 公布日： 2021-05-04 - 主分类号： G11C16/30 文献下载
摘要：本发明提供一种半导体装置，本发明的电压生成电路(100)，包含控制逻辑(110)、电压生成部(120)及连接部(130)。电压生成部(120)包含：多个寄存器(A‑1、B‑1、C‑1、D‑1)，保持从控制逻辑(110)提供的数据；电压生成块(A‑2、B‑2、C‑2)，基于由寄存器(A‑1、B‑1、C‑1)所保持的电压控制数据来生成电压；以及电压开关(32)，基于由寄存器(D‑1)所保持的选择控制数据来选择电压，连接部(130)包含：串行传输电压控制数据或选择控制数据的信号线；串行传输时钟信号(CLK)的信号线；以及对由寄存器所保持的数据的输出进行控制的信号线。
半导体装置

[发明专利]半导体存储装置及其操作设定方法-CN201711328187.8有效
发明人：村上洋树;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2017-12-13 - 公布日： 2021-04-27 - 主分类号： G11C16/16 文献下载
摘要：本发明提供一种半导体存储装置及其操作设定方法，能够减少ROM的选项数据资源，并且能够维持操作的弹性。本发明的半导体存储装置包含存储最适合选项数据的存储器单元阵列、CPU、RAM和ROM。CPU对应于所需要的操作，从存储器单元阵列的选项数据存储器读取最适合选项数据并暂存在RAM，且利用从RAM读取的最适合选项数据，控制半导体存储装置的操作。
半导体存储装置及其操作设定方法

[发明专利]半导体存储装置-CN201710611353.9有效
发明人：村上洋树;妹尾真言 -专利权人：华邦电子股份有限公司
申请日： 2017-07-25 - 公布日： 2021-04-27 - 主分类号： G11C7/10 文献下载
摘要：半导体存储装置，具有数据输入部110，回应外部控制信号而接收命令及位址等输入数据；存储器阵列部130，包含多个存储器元件；数据输出部140，回应外部控制信号而输出从存储器阵列部被读取的数据，以及，具有延迟补偿功能的控制部160，延迟补偿功能，在输入数据被接收的期间，评估内部电路的延迟时间，将由评估而得的延迟信息贮存在存储装置，且基于延迟信息调整数据输出部140的输出时序。本发明提供的半导体存储装置可以同步于来自外部的控制信号而可高速动作。
半导体存储装置

1
2
下一页»
尾页
共 24 条