“白田理一郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]场效型电晶体装置-CN202211635228.9在审
发明人：高谷信一郎;白田理一郎 -专利权人：高谷信一郎;白田理一郎
申请日： 2022-12-19 - 公布日： 2023-06-27 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种阈值电压的变动较少或动作所需的电极数较少的常断开场效型电晶体装置。本发明的场效型电晶体装置具有：闸极电极构造，其包含于半导体上依序积层的第一绝缘膜、电荷储存用闸极电极、第二绝缘膜、闸极电极；及第一电容，其是借助电荷储存用闸极电极与源极电极之间的电容耦合而形成；且借助流经上述第一电容的第一电流而于电荷储存用闸极电极中储存电荷；于源极电极与电荷储存用闸极电极之间具有包含第三绝缘膜与第一半导体层的积层膜；上述第一电流的至少一部分穿过上述积层膜而流动。
场效型电晶体装置

[发明专利]存储器件及其制造方法-CN202110432423.0在审
发明人：陈达;白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种存储器件及其制造方法，存储器件包括：衬底、堆叠结构、沟道层以及电荷存储结构。堆叠结构位于所述衬底上，包括交替堆叠的多个绝缘层与多个导电层，且所述堆叠结构中具有孔。沟道层位于所述孔中，包括第一部分与第二部分。所述第二部分的晶界数低于所述第一部分的晶界数。电荷存储结构位于所述第一部分与所述多个导体层之间，且所述电荷存储结构与所述第二部分将所述第一部分夹于其中。
存储器件及其制造方法

[发明专利]与非型闪速存储器及其制造方法-CN202111041855.5在审
发明人： 白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2021-09-07 - 公布日： 2022-04-12 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供一种可防止沿垂直方向延伸的栅极间的短路的与非型闪速存储器及其制造方法。本发明的与非型闪速存储器包括：基板；多个通道堆叠，形成在基板上，沿X方向延伸；绝缘层，形成在通道堆叠之间；多个沟，以沿Y方向排列的方式，在绝缘层内分离来形成；包含电荷蓄积层的绝缘体堆叠，以覆盖各沟的侧壁的方式形成；以及多个导电性的垂直栅极，在各沟内的由绝缘体堆叠所形成的空间内沿垂直方向延长、且沿Y方向延伸。
非型闪速存储器及其制造方法

[发明专利]与非型闪速存储器及其制造方法-CN202010681245.0在审
发明人： 白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2020-07-15 - 公布日： 2022-01-18 - 主分类号： H01L27/11565 文献下载
摘要：本发明提供一种可以削减存储单元的平面尺寸的与非(NAND)型闪速存储器及其制造方法。本发明的三维结构的NAND型闪速存储器具有：基板、绝缘层、下部导电层(源极)、三维结构的存储单元结构体、以及位线。存储单元结构体包括：带状的多个栅极层叠体，包括自基板沿垂直方向层叠的绝缘体与导电体的层叠；以及多个沟道层叠体，沿着栅极层叠体的其中一个侧面分开地配置。沟道层叠体的上端部电连接于正交的位线，沟道层叠体的下端部电连接于下部导电层。
非型闪速存储器及其制造方法

[发明专利]半导体存储装置以及读出方法-CN202110216634.0在审
发明人： 白田理一郎;矢野胜 -专利权人：华邦电子股份有限公司
申请日： 2021-02-26 - 公布日： 2021-09-03 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种能够降低因大量W/E循环后的源极端效应引起的故障的半导体存储装置以及读出方法。NAND型快闪存储器的读出方法将连接于NAND串的各存储单元的多个字线划分为字线(WL0～WLi‑1)的群组1、字线(WLi～WLj)的群组2、…、字线(WLj+1～WLk‑1)的群组y、字线(WLk～WLn)的群组x，并预先设定与各群组对应的各读出电压(Vread1、Vread2、…、Vready、Vreadx)随着朝向位线侧而变大的关系，依据此设定来对选择字线施加读出电压。
半导体存储装置以及读出方法

[发明专利]纵向氮化物半导体晶体管装置-CN202011230488.9在审
发明人：高谷信一郎;白田理一郎 -专利权人：高谷信一郎;白田理一郎
申请日： 2020-11-06 - 公布日： 2021-07-20 - 主分类号： H01L29/778 文献下载
摘要：一种阈值电压偏差少的常关型纵向氮化物半导体晶体管装置，包括：包含氮化物半导体的漂移层、与漂移层电连接的信道区域、源极电极、漏极电极、栅极绝缘膜、栅极电极。所述栅极绝缘膜至少包括位于信道区域侧的第一绝缘膜、位于栅极电极侧的第二绝缘膜、在第二绝缘膜与栅极电极之间的第三绝缘膜，第二绝缘膜具有能阶位于第一绝缘膜及第三绝缘膜两者的带隙的内侧的电荷陷阱，且通过蓄积于电荷陷阱的电荷来调整阈值电压，所述阈值电压用于利用施加至栅极电极的电压而使信道区域的传导载流子实质上消失来阻断流动的电流。另外，在所述信道区域与所述栅极电极之间设置电荷蓄积用电极，且通过蓄积于所述电荷蓄积用电极的电荷来调整所述阈值电压。
纵向氮化物半导体晶体管装置

[发明专利]或非型闪速存储器及其制造方法-CN201810100575.9有效
发明人：矢野胜;白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2018-02-01 - 公布日： 2021-04-30 - 主分类号： H01L27/11551 文献下载
摘要：本发明提供一种包含三维构造的存储单元的或非型闪速存储器及其制造方法。本发明的闪速存储器(100)包括：多个柱状部(120)，从硅基板(110)的表面沿着垂直方向延伸且包含主动区域；多个电荷累积部(130)，以包围各柱状部(120)的侧部的方式形成；以及多个控制栅极(140)，以包围各电荷累积部(130)的侧部的方式形成。柱状部(120)的一个端部经由接触孔而电连接于位线(150)，柱状部(120)的另一个端部电连接于硅基板(110)的表面上所形成的导电区域。本发明能够不受二维尺度的制约而形成存储单元的主动区域，同时实现存储单元的集成化与高动作电流。
非型闪速存储器及其制造方法

[发明专利]编码型快闪存储器及其制造方法-CN201811494625.2有效
发明人： 白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2018-12-07 - 公布日： 2021-04-27 - 主分类号： G11C11/40 文献下载
摘要：本说明书公开提供编码型快闪存储器及其制造方法，本发明的编码型快闪存储器中，一个存储单元包含一个记忆晶体管与一个选择晶体管。在硅基板上形成共通源极并形成主动区，主动区在垂直方向延伸，而与共通源极电连接。形成存储晶体管的控制栅极与选择晶体管的选择栅极线而包围主动区的侧部，主动区的顶部与位线电连接。
编码闪存及其制造方法

[发明专利]密钥的防滥用技术-CN201710818611.0有效
发明人：渡边浩志;曾德彰;永井享浩;白田理一郎 -专利权人：渡边浩志
申请日： 2017-09-12 - 公布日： 2020-11-24 - 主分类号： H04L9/32 文献下载
摘要：本发明提供一种防止密钥滥用之技术，该密钥相对于具有实体之网络是真正地单独分配，即使是持有者亦不可编辑。又，本发明提供一种无法滥用密钥之区块链技术。本发明以具有实体之认证核心所包含的PUF装置产生与一公钥成对结合之密钥，并封闭于认证核心，将该公钥作为逻辑地址公开，将逻辑节点及物理结点单独地连接，藉此有效地提升网络整体的安全性。
密钥滥用技术

[发明专利]电子装置的网络、电子装置及其检查步骤-CN201710559726.2有效
发明人：渡边浩志;曾德彰;永井享浩;白田理一郎 -专利权人：渡边浩志
申请日： 2017-07-11 - 公布日： 2020-07-14 - 主分类号： H04L29/06 文献下载
摘要：本发明利用与半导体芯片制造并生产的认证组件集体的物理随机性，单独地提供物理不可复制的芯片认证作为具有实体的网络节点的实体地址。本发明将构成网络的电子装置分为周边节点及管理周边节点的登录信息的主干节点两种，主干节点是中央管理，周边节点是搭载物理不可复制的芯片认证装置，通过以芯片层级管理周边节点的实体地址，可有效率地提升网络整体的管理及安全。
电子装置网络及其检查步骤

[发明专利]包括电子装置的网络、电子装置及其检查步骤-CN201710559725.8有效
发明人：渡边浩志;曾德彰;永井享浩;白田理一郎 -专利权人：渡边浩志
申请日： 2017-07-11 - 公布日： 2020-06-19 - 主分类号： H04L29/06 文献下载
摘要：本发明利用与半导体芯片制造一并生产的认证组件集体的物理随机性，单独地提供实体不可复制的芯片认证作为具有实体的网络节点的实体地址。本发明将构成网络的电子装置分为周边节点及管理周边节点的登录信息的主干节点两种，主干节点中央管理，周边节点搭载实体不可复制的芯片认证装置，通过以芯片层级管理周边节点的实体地址，可有效率地提升网络整体的管理及安全。
包括电子装置网络及其检查步骤

[发明专利]非易失性半导体存储装置及其擦除方法-CN201610096009.6有效
发明人：水藤克年;白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2016-02-22 - 公布日： 2020-05-12 - 主分类号： G11C16/14 文献下载
摘要：本发明提供一种非易失性半导体存储装置及其擦除方法，其擦除方法包括：步骤(S100)，将所选择的存储单元的数据予以擦除；步骤(S110)，在擦除步骤之后，立即对所选择的存储单元的所有控制栅极统一施加比编程时的编程电压弱的编程电压，由此来进行弱编程；以及步骤(S120)，进行所选择的存储单元的擦除校验。本发明在擦除之后立即实施弱编程，因此可抑制在擦除时引起的绝缘膜中的电荷捕获的产生，由此，较以往抑制绝缘膜的劣化，可增加能保证可靠性的数据重写次数。
非易失性半导体存储装置及其擦除方法

[发明专利]半导体装置以及半导体晶片的认证方法-CN201710057211.2在审
发明人：永井享浩;渡边浩志;白田理一郎 -专利权人：渡边浩志
申请日： 2017-01-26 - 公布日： 2017-08-11 - 主分类号： G06F12/14 文献下载
摘要：本发明公开一种包括一半导体晶片的半导体装置，该半导体晶片包括一模组区域和一测试电路。该模组区域包括多个模组区块，各模组区块包括一记忆胞阵列及一周边记忆体区域，该记忆胞阵列具有冗余位元线，而该周边记忆体区域至少储存冗余位址。该测试电路读取该半导体晶片固有的冗余位址，该冗余位址的分布以乱数方式所产生的相关于该模组区域的部份或全部模组区块的位址。其中，该测试电路根据由一实体晶片认证(PCI)测量装置所接收的一指定码，而将一乱数输出至该半导体晶片，该乱数依据该半导体晶片固有的实体特性所产生。
半导体装置以及晶片认证方法

[发明专利]快闪记忆体-CN201710056143.8在审
发明人：曾德彰;永井享浩;白田理一郎;渡边浩志 -专利权人：超闪科技股份有限公司;永井享浩;白田理一郎;渡边浩志
申请日： 2017-01-25 - 公布日： 2017-08-11 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供低价格且高性能的1.5电晶体型快闪记忆体，其与记忆体区域外部具有高相容性。本发明于基板上形成有牺牲膜，于该膜上设有U字形槽，于该槽内设置多层绝缘膜，该多层绝缘膜具有作为电荷蓄积层的氮化硅层。并且，于多层绝缘膜上设置低电阻材料作为控制闸极。且于控制闸极的侧面上的绝缘膜上自我对准形成选择闸极。相邻的控制闸极及选择闸极的两端分别设置与半导体基板为相反导电型的半导体区域，作为源极及汲极。借此形成1.5电晶体型快闪记忆体，包括源极、汲极且控制闸极及选择闸极于该源极、汲极之间相邻。具有控制闸极的MOS电晶体通过电荷蓄积层即氮化硅层被注入电荷或放出电荷而改变阈值电压，并作为非挥发性记忆体工作。
记忆体

[发明专利]半导体存储装置及闪存存储器的编程方法-CN201410057417.1有效
发明人： 白田理一郎 -专利权人：华邦电子股份有限公司
申请日： 2014-02-20 - 公布日： 2017-07-18 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种半导体存储装置及闪存存储器的编程方法，抑制存储器单元的绝缘膜的劣化。本发明的闪存存储器的编程方法中，使包含经编程的编程单元的单元组与位线BL电性分离，且使未包含编程单元的单元组电性耦合于位线BL，对所选择的字线施加编程电压，且对非选择的字线施加非选电压。而且，在施加编程电压的期间，使P井内产生载子，并将通过耗尽区域而进行电场加速的热载子注入至存储器单元。
半导体存储装置闪存存储器编程方法

1
2
3
下一页»
尾页
共 35 条