|
|
钻瓜专利网为您找到相关结果 1442796个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN202010730923.8在审
-
冈本隼人;陈则
-
三菱电机株式会社
-
2020-07-27
-
2021-02-02
-
H01L29/06
- 本发明提供能够使半导体装置的性能提高的技术。半导体装置具有第1导电型的第1半导体区域、第1半导体区域之上的第2导电型的第2半导体区域、第2导电型的第3及第4半导体区域、第1导电型的第5半导体区域、电极。第3半导体区域位于第2半导体区域之上，杂质浓度比第2半导体区域高。第4半导体区域与第2半导体区域相比杂质浓度高，第4半导体区域在俯视观察时位于与第3半导体区域分离的位置，该第4半导体区域与第2半导体区域接触。第5半导体区域位于第2半导体区域之上，在俯视观察时位于第3及第4半导体区域之间。电极不与第4及第5半导体区域接触而是与第3半导体区域接触。
- 半导体装置
- [发明专利]半导体器件-CN201510083123.0在审
-
杉田尚正
-
株式会社东芝
-
2015-02-16
-
2016-03-23
-
H01L27/082
- 本发明提供一种半导体器件。根据一个实施方式，半导体器件具备第1半导体区域、多个第2半导体区域、多个第3半导体区域、分离区域、第1电极、第2电极以及第3电极。第2半导体区域选择性地设置在第1半导体区域上。第3半导体区域选择性地设置在第1半导体区域上。第3半导体区域与第2半导体区域邻接。分离区域设置在第1半导体区域内，位于相邻的第2半导体区域之间以及相邻的第3半导体区域之间。第1电极连接了与分离区域相邻的第2半导体区域和第3半导体区域。第2电极连接于第2半导体区域。第3电极连接于第3半导体区域。
- 半导体器件
- [发明专利]半导体装置-CN201510092349.7无效
-
崔秀明
-
株式会社东芝
-
2015-03-02
-
2016-10-05
-
H01L29/861
- 本发明关于半导体装置。半导体装置具备：第一导电型的第一半导体区域；第二导电型的第二半导体区域，设置在第一半导体区域表面；绝缘层，设置在第一及第二半导体区域上；配线层，设置在绝缘层上，与第二半导体区域电连接；第三半导体区域，设置在绝缘层下，与第一半导体区域相接；第四半导体区域，由第四与第二半导体区域夹隔第一半导体区域；第五半导体区域，设置在第一与第四半导体区域之间，杂质浓度比第一半导体区域高；第六半导体区域，设置在第一与第四半导体区域之间，杂质浓度比第四半导体区域低；以及第七半导体区域，由第七与第六半导体区域夹隔第一半导体区域，第七半导体区域杂质浓度比第一半导体区域高，且连接于配线层。
- 半导体装置
- [发明专利]半导体装置-CN201310369496.5无效
-
北川光彦
-
株式会社东芝
-
2013-08-22
-
2014-03-26
-
H01L29/41
- 本发明提供一种实现低导通电阻化以及高耐压化的半导体装置。半导体装置包含第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域、第1电极、第2电极以及第3电极。第2半导体区域与第1半导体区域相接，具有比上述第1半导体区域高的杂质浓度。第3半导体区域与第2半导体区域相接。第4半导体区域与第3半导体区域的至少一部分相接，具有比上述第2半导体区域高的杂质浓度。第5半导体区域设在第1半导体区域的一侧。第1电极与第1半导体区域在第1方向上排列，第1电极与第3半导体区域在第2方向上排列，第1电极的某端部相比于第2半导体区域与第3半导体区域之间的边界更加位于第1半导体区域侧。第2电极设在第1电极与第1半导体区域之间，与第4半导体区域导通。
- 半导体装置
- [发明专利]半导体装置-CN201310068994.6无效
-
小林仁
-
株式会社东芝
-
2013-03-05
-
2014-02-12
-
H01L29/36
- 本发明的半导体装置具备在第1方向上延伸的半导体部、控制电极和第1电极。控制电极在与第1方向正交的第2方向上与半导体部分离设置。半导体部包含第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2导电型的第4半导体区域。第1半导体区域具有第1导电型。第2半导体区域设在第1半导体区域之上并与控制电极相对。第3半导体区域设在第2半导体区域之上，杂质浓度比第1半导体区域高。第4半导体区域与第3半导体区域并排，杂质浓度比第2半导体区域高。第1电极与第3半导体区域以及第4半导体区域导通。第4半导体区域偏向设置于半导体部的与控制电极相反的一侧。
- 半导体装置
- [发明专利]半导体装置以及半导体封装-CN202210696549.3在审
-
田中克久;河野洋志
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2022-06-20
-
2023-09-19
-
H01L29/78
- 根据一实施方式，半导体装置有第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、栅极电极、第二导电型的第三半导体区域、导电部、第二导电型的第四半导体区域、第一导电型的第五半导体区域、第一导电型的第六半导体区域及第二电极第一半导体区域包含第一区域及第二区域。第二半导体区域及第三半导体区域设于第一区域之上。栅极电极设于第二半导体区域之上。第三半导体区域与第二半导体区域分离。导电部设于第三半导体区域之上。第四半导体区域设于第二区域之上，与第三半导体区域相接。第五半导体区域设于第四半导体区域的一部分之上。第六半导体区域有比第一半导体区域高的第一导电型的杂质浓度，与第三半导体区域相接。
- 半导体装置以及封装
- [发明专利]半导体器件及其制造方法-CN201410428118.4无效
-
太田千春;高尾和人;西尾让司;四户孝
-
株式会社东芝
-
2014-08-27
-
2015-03-25
-
H01L27/04
- 根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。所述第一半导体区域包含碳化硅。所述第一半导体区域的导电类型是第一导电类型。所述第二半导体区域包含碳化硅。所述第二半导体区域的导电类型是第二导电类型。所述第三半导体区域包含碳化硅。所述第三半导体的导电类型是所述第二导电类型。所述第三半导体区域提供于所述第一半导体区域与所述第二半导体区域之间。当在连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。
- 半导体器件及其制造方法
- [发明专利]半导体装置-CN201510556134.6在审
-
福田达夫
-
株式会社东芝
-
2015-09-02
-
2016-10-05
-
H01L29/868
- 实施方式的半导体装置具有第1导电型的第1半导体区域、第1导电型的第2半导体区域、第2导电型的第3半导体区域、绝缘部、及半导体部。第2半导体区域设置于第1半导体区域的一部分上。第2半导体区域的第2导电型的载子浓度比第1半导体区域的第1导电型的载子浓度低。第3半导体区域设置于第2半导体区域上。绝缘部与第3半导体区域相接。绝缘部设置于第2半导体区域及第1半导体区域的周围。半导体部设置于绝缘部的周围。半导体部不与第1半导体区域相接。
- 半导体装置
- [发明专利]半导体装置-CN201210461390.3有效
-
小野昇太郎;泉沢优;大田浩史;山下浩明
-
株式会社东芝
-
2012-11-16
-
2014-01-15
-
H01L29/78
- 本发明提供一种提高可靠性的半导体装置。半导体装置具备：第1半导体区域；第2半导体区域；设置于第2半导体区域，在相对第1半导体区域和第2半导体区域的叠层方向大致正交的第1方向并排设置的多个第3半导体区域；设置在元件区域的多个第3半导体区域上的第4半导体区域；设置在第4半导体区域上的第5半导体区域；隔着第1绝缘膜与第2半导体区域、第4半导体区域及第5半导体区域相接的第1电极；与第4半导体区域及第5半导体区域电连接的第2电极；与第1半导体区域电连接的第3电极；在接合终端区域的多个第3半导体区域及第2半导体区域上并排设置在第1方向的多个第4电极；与第3电极电连接，设置在多个第4电极的至少1个上的第5电极。
- 半导体装置
- [发明专利]半导体装置-CN201510555653.0在审
-
小仓常雄;三须伸一郎;末代知子
-
株式会社东芝
-
2015-09-02
-
2016-03-23
-
H01L29/739
- 半导体装置具备：第1电极与第2电极；第1半导体区域，设于两电极之间；第1元件区域，有设于第1半导体区域与第1电极之间的第2半导体区域、设于第1半导体区域与第2电极之间的第3半导体区域、设于第3半导体区域与第2电极之间的第4半导体区域、隔着第1绝缘膜设于第1半导体区域、第3半导体区域及第4半导体区域内的第3电极；第2元件区域，有设于第1半导体区域与第1电极之间杂质浓度高于第1半导体区域的第5半导体区域、设于第1半导体区域与第2电极之间的第6半导体区域；分离区域，有第7半导体区域，位于第1元件区域与第2元件区域之间，第7半导体区域设于第1半导体区域与第2电极之间，与第2电极相接。
- 半导体装置
- [发明专利]半导体装置-CN201810163702.X有效
-
堀阳一
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2018-02-27
-
2023-06-23
-
H01L27/08
- 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间，导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间，导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
- 半导体装置
- [发明专利]半导体装置-CN201510075482.1在审
-
生野徹
-
株式会社东芝
-
2015-02-12
-
2016-03-30
-
H01L27/02
- 半导体装置具备：第1、第2、第3半导体区域；第1、第2电极；设置在第1半导体区域上并具有第4半导体区域和第5半导体区域的第1整流元件；设置在未设置第2半导体区域并且未设置第1整流元件的第1半导体区域上并具有第6半导体区域和第7半导体区域的第2整流元件；设置在第1半导体区域的上侧、与第3半导体区域电连接、与第1整流元件的第4半导体区域中的任一第4半导体区域及第2整流元件的第6半导体区域的任一第6半导体区域电连接的第3电极；以及设置在第1半导体区域的上侧、与第2电极电连接、与第1整流元件的任一第4半导体区域以外的第4半导体区域及第2整流元件的任一第6半导体区域以外的第6半导体区域电连接的第4电极。
- 半导体装置
- [发明专利]半导体装置-CN201410397505.6有效
-
小仓常雄
-
株式会社东芝
-
2014-08-13
-
2018-04-06
-
H01L29/739
- 本发明提供一种抑制负阻的半导体装置。实施方式的半导体装置，具备在第1电极与第2电极之间设置的第1半导体区域；在第1电极与第1半导体区域之间设置的第2半导体区域；设置在第1电极与第2半导体区域之间，在第2方向上排列的第3半导体区域以及第4半导体区域；位于第3半导体区域与第2电极之间，设置在第1半导体区域与第2电极之间的第5半导体区域；位于第4半导体区域与第2电极之间，设置在第1半导体区域与第2电极之间的第6半导体区域；设置在第5半导体区域与第2电极之间的第7半导体区域；以及隔着第1绝缘膜而与第7半导体区域、第5半导体区域以及第1半导体区域相接的第3电极。
- 半导体装置
- [发明专利]半导体装置-CN201710085601.0有效
-
小仓常雄;末代知子
-
株式会社东芝
-
2017-02-17
-
2020-01-21
-
H01L29/739
- 根据一个实施方式，第3电极设于第1半导体区域与第2电极之间。第4电极设于第1半导体区域与第2电极之间。第2半导体区域设于第1半导体区域与第2电极之间、以及第3电极与第4电极之间。第3半导体区域设于第2半导体区域与第2电极之间。第4半导体区域设于第1半导体区域与第2电极之间，与第2电极电连接，且隔着第4电极与第2半导体区域并列。第1绝缘膜设于第3电极与第1半导体区域、第2半导体区域、第3半导体区域、以及第2电极之间。第2绝缘膜设于第4电极与第1半导体区域、第2半导体区域、以及第4半导体区域之间。第5半导体区域设于第1电极与第1半导体区域之间。
- 半导体装置
- [发明专利]半导体装置-CN201410379777.3有效
-
森塚宏平
-
株式会社东芝
-
2014-08-04
-
2019-04-16
-
H01L29/78
- 本发明提供一种导通损失较少、元件特性不易劣化的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在第1电极与第2电极之间；第1导电型的第2半导体区域，设在第1半导体区域与第1电极之间，杂质浓度比第1半导体区域高；第2导电型的第3半导体区域，设在第1半导体区域与第2电极之间；第2导电型的第5半导体区域，设在第1半导体区域与第2电极之间；第1导电型的第4半导体区域，设在第3半导体区域与第2电极之间、以及第5半导体区域与第2电极之间，杂质浓度比第1半导体区域高；第3电极，经由第1绝缘膜接触在第1半导体区域、第3半导体区域及第4半导体区域上；第2绝缘膜，接触在第1半导体区域、第5半导体区域及第4半导体区域上。
- 半导体装置
|
