[发明专利]半导体装置有效

专利信息
申请号: 201810163702.X 申请日: 2018-02-27
公开(公告)号: CN109524397B 公开(公告)日: 2023-06-23
发明(设计)人: 堀阳一 申请(专利权)人: 株式会社东芝;东芝电子元件及存储装置株式会社
主分类号: H01L27/08 分类号: H01L27/08;H01L29/06
代理公司: 永新专利商标代理有限公司 72002 代理人: 牛玉婷
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间,导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间,导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
搜索关键词: 半导体 装置
【主权项】:
1.一种半导体装置,其中,具备:第1电极;第2电极;第1导电型的第1半导体区域,设置在上述第1电极与上述第2电极之间;第2导电型的第2半导体区域,设置在上述第1半导体区域的第1区域与上述第2电极之间,与上述第2电极电连接;第2导电型的第3半导体区域,设置在上述第1半导体区域的第1区域与上述第2电极之间,在与从上述第1电极朝向上述第2电极的第1方向交叉的第2方向上,与上述第2半导体区域并列配置,在与上述第1方向及上述第2方向垂直的第3方向上延伸,与上述第2电极电连接;第1导电型的第4半导体区域,设置在上述第1半导体区域的第1区域与上述第2半导体区域之间,在上述第2方向上具有第一宽度;第2导电型的第5半导体区域,设置在将上述第1半导体区域的上述第1区域在与上述第1方向交叉的平面内包围的上述第1半导体区域的第2区域、与上述第2电极之间,与上述第2电极电连接;以及第1导电型的第6半导体区域,设置在上述第1半导体区域的上述第2区域与上述第5半导体区域之间,在上述第2方向上具有比上述第一宽度大的第二宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810163702.X/,转载请声明来源钻瓜专利网。

同类专利
  • 可控硅芯片、可控硅芯片的制造方法及电子设备-202310854603.7
  • 邵长海;孙传帮 - 吉林华微电子股份有限公司
  • 2023-07-12 - 2023-10-20 - H01L27/08
  • 本申请提供一种可控硅芯片、可控硅芯片的制造方法及电子设备,涉及半导体芯片技术领域。可控硅芯片包括:形成于硅片上的有源区及隔离区。硅片包括第一表面及第二表面。有源区包括基于所述第一表面形成的P‑掺杂区和N+掺杂区。在平行于硅片的方向上,隔离区至少部分地围绕有源区;在硅片的厚度方向上,隔离区包括从第一表面扩散形成的第一隔离部和从第二表面扩散形成的第二隔离部,第一隔离部与第二隔离部接触,第一隔离部的结深深度小于第二隔离部的结深深度。在上述结构中,第一隔离部的结深深度小于第二隔离部的结深深度,因此,第一隔离部的横向尺寸减小,隔离区在硅片的第一表面的宽度减小,导致芯片的有效面积增加。
  • 半导体装置及其制造方法-202010161042.9
  • 鹰巢博昭 - 艾普凌科有限公司
  • 2020-03-10 - 2023-10-13 - H01L27/08
  • 本发明涉及半导体装置及其制造方法。薄膜电阻体(200)具有高电阻区(100)和形成于高电阻区(100)的两端的低电阻区(103)。高电阻区(100)由第一高电阻区(101)和第二高电阻区(102)构成,在第二高电阻区(102)的第一方向的两侧面配置有第一高电阻区(101)。第二高电阻区(102)的方块电阻值高于第一高电阻区(101)的方块电阻值。
  • 用于半导体电路布局的设备及方法-201780058179.8
  • 近藤治延;越后屋健一 - 美光科技公司
  • 2017-08-07 - 2023-09-29 - H01L27/08
  • 本发明描述包含补偿电容器的设备。实例设备包含:第一、第二及第三电容器,其经布置使得所述第二电容器经夹置于所述第一与第三电容器之间,所述第一、第二及第三电容器中的每一者包含第一及第二电极。所述第一、第二及第三电容器的所述第一电极共同电耦合到彼此。所述第一及第三电容器的所述第二电极共同电耦合到彼此。所述第二电容器的所述第二电极与所述第一及第三电容器的所述第二电极电绝缘。
  • 电容介质结构、电容器阵列结构及制备方法-201810895286.2
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2018-08-08 - 2023-09-29 - H01L27/08
  • 本发明提供了一种电容介质结构、电容器阵列结构及制备方法。本发明提供的电容介质结构通过引入高介电常数材料及低漏电材料,获得了相比现有技术具有更优的高电容值与低漏电性能的电容介质结构。本发明还提供了一种电容介质结构电容器阵列结构及其制备方法,基于本发明所提供的电容介质结构所制备的电容器阵列结构具有更高的电容值及更好的抗漏电性能。
  • 电容器阵列结构及其制备方法和半导体存储器件-202010274575.8
  • 赵亮 - 长鑫存储技术有限公司
  • 2020-04-09 - 2023-09-22 - H01L27/08
  • 该发明公开了一种电容器阵列结构及其制备方法和半导体存储器件,所述制备方法包括以下步骤;提供电容衬底,所述电容衬底包括上电极填充层,于所述上电极填充层侧面形成绝缘层;于所述上电极填充层上表面形成上电极金属层;于所述上电极金属层外表面形成平坦层;形成第一导线贯穿所述平坦层连接到所述上电极金属层,形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。由此不仅能够减小导线到上电极板的电阻,提高运行效率,而且能够减小电容器阵列区的尺寸,使得电容器阵列结构尺寸较小,提高器件集成度,也能够降低发生短路和漏电的风险。
  • 高密度低寄生跨接电容和应用其的直流降压转换器-202010378596.4
  • 周健军;金晶;王霄飞 - 江苏集萃智能集成电路设计技术研究所有限公司
  • 2020-05-07 - 2023-09-22 - H01L27/08
  • 本发明涉及一种高密度低寄生跨接电容,包括金属插值电容(MOM电容)、金属氧化物半导体(MOS)栅电容和阱之间及阱与衬底之间的寄生电容;金属插值电容由同层金属和多层堆叠金属组成,金属氧化物半导体栅电容包括交替布局的若干NMOS和PMOS的栅电容,阱之间的寄生电容由PMOS的N阱到NMOS的P阱的二极管结电容、深N阱到NMOS的P阱的二极管结电容组成,阱与衬底之间的寄生电容由深N阱到P型衬底的二极管结电容和PMOS的N阱到P型衬底的二极管结电容组成。本发明还提供一种包括前述的高密度低寄生跨接电容的直流降压转换器。本发明的电容具有较小的对地寄生电容和较高的电容密度,能够提高直流降压转换器的传输效率。
  • 一种自对准沟槽型碳化硅混合二极管结构及其制备方法-202311047818.4
  • 任真伟;王晓 - 深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
  • 2023-08-21 - 2023-09-15 - H01L27/08
  • 本发明属于半导体技术领域,具体涉及一种自对准沟槽型碳化硅混合二极管结构及其制备方法。本发明公开的半导体结构包括:N+碳化硅衬底;N‑缓冲层,设置于所述N+碳化硅衬底上方;N‑漂移层,设置于所述N‑缓冲层上方;所述N‑漂移层中刻蚀形成有多个沟槽,多个所述沟槽间互不连通且均沿垂直方向设置;氧化层,设置于所述沟槽内侧表面;填充层,设置于所述氧化层内,所述填充层的顶部与所述N‑漂移层的上表面重合以及第一P型阻挡区等,本发明的半导体结构兼具低导通压降以及低漏电流的特性,基于自对准工艺,本发明可在不额外增加掩膜层的基础上,实现多级沟槽型碳化硅混合二极管器件结构,达到优化正向导通特性以及反向漏电流的性能。
  • 通过鳍式电容器设计的电容微调-202180087910.6
  • N·朴;C·H·芸;D·D·金;S·S·瓦达夫卡尔;P·A·泰德萨尔 - 高通股份有限公司
  • 2021-11-30 - 2023-09-01 - H01L27/08
  • 一种器件包括主电容器(410),该主电容器(410)由第一后段制程(BEOL)金属化层的第一板(412)、在第一板上的主绝缘体层和在主绝缘体层上的第二板组成。第二板由第二BEOL金属化层组成。该器件包括具有第一BEOL互连迹线(418)的第一部分的第一调谐电容器(420‑1),第一互连迹线通过第一BEOL边线迹线(428)耦合到主电容器的第一板。第一调谐电容器由在第一BEOL互连迹线的第一部分的表面和侧壁上的第一绝缘体层组成。第一调谐电容器包括在第一绝缘体层的表面和侧壁上的第二BEOL互连迹线(432‑1)。该器件包括耦合到第一调谐电容器的第二BEOL互连迹线的第一过孔捕获焊盘(430‑1)。
  • 半导体结构及制备方法-202310928764.6
  • 曹瑞霞;胡杏;李琳瑜;程翠;陈闰鹏 - 湖北三维半导体集成创新中心有限责任公司
  • 2023-07-26 - 2023-08-29 - H01L27/08
  • 本申请涉及半导体集成电路领域,由于目前深沟槽电容器的电容密度无法有效提升,因此,本申请实施例提供了一种半导体结构及制备方法,该半导体结构包括:基底,基底包括沿第一方向相对设置的第一表面和第二表面;第一电容结构,设置于第一表面且沿第一方向向基底内部延伸;第二电容结构,设置于第二表面且沿第一方向向基底内部延伸;其中,第一电容结构和第二电容结构对称设置;基底的厚度大于第一电容结构和第二电容结构在第一方向上的尺寸之和。这样,能够提高该半导体结构单位面积内的电容密度,从而使得该半导体结构可以应用于多种不同场景中。
  • 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法-201610732260.7
  • 吕海凤;赵德益;赵志方;王允;霍田佳;张啸;苏亚兵;苏海伟 - 上海维安半导体有限公司
  • 2016-08-27 - 2023-08-25 - H01L27/08
  • 本发明沟槽引出的集成型低压双向瞬时电压抑制器,包括第一导电类型衬底;在衬底上有第二导电类型的外延层;在第二导电类型外延层上有第一导电类型外延层;第一隔离沟槽进入第一导电类型衬底,并形成第一区域和第二区域;第一区域中由第一导电类型注入区、第二导电类型扩散区及第一类型的外延形成二极管Z1,第一导电类型外延和第二导电类型外延形成二极管D1;第二区域中由第一导电类型注入区、第二导电类型扩散区及第一类型的外延形成二极管Z2,第一导电类型外延和第二导电类型外延形成二极管D2;第二引出沟槽,进入第二导电类型外延层,内填高浓度第二导电类型多晶硅;由第一金属线IO1连接所述二极管Z1和D2,第二金属线IO2连接所述二极管Z2和D1。
  • 高反向耐压的氮化镓整流器及其制作方法-202010372143.0
  • 陈杰;吉巍 - 无锡众享科技有限公司
  • 2020-05-06 - 2023-08-01 - H01L27/08
  • 本发明属于半导体工艺技术领域,尤其涉及高反向耐压的氮化镓整流器,在深沟槽结构槽底正下方间隔设有第二导电类型结构,第二导电类型结构包括第一子结构,第一子结构与深沟槽结构平行且中心对齐设置,第一子结构包括上部和下部,上部的宽度大于深沟槽结构的宽度,下部的宽度小于深沟槽结构的宽度。本发明还提供上述高反向耐压的氮化镓整流器的制作方法,工艺兼容性高,不需要额外的复杂工艺,在深沟槽结构槽底多次外延形成第二导电类型结构,加快了肖特基势垒区的夹断,降低整流器的反向漏电流,此外第二导电类型结构中的第一子结构的宽度大于深沟槽结构槽底的宽度,有效提高器件的反向临界击穿电场,这使得器件的反向耐压能力得到进一步的提升。
  • 单向低电容TVS器件及其制造方法-201711479787.4
  • 张常军;徐敏杰;周琼琼 - 杭州士兰集成电路有限公司
  • 2017-12-29 - 2023-07-21 - H01L27/08
  • 公开了一种单向低电容TVS器件及其制造方法中,通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性。进一步地,在单向低电容TVS器件中形成的第一普通二极管与稳压二极管纵向串联,降低单向低电容TVS器件的体积。相较于现有技术的单向低电容TVS器件能够较大地减小电容,使电源Vcc对地GND的电容可以达到小于0.6pF,正、反向ESD能力都可以达到大于15kV。
  • 一种用于全桥整流的新型肖特基器件及制造方法-201611082805.0
  • 关世瑛 - 上海芯石微电子有限公司
  • 2016-11-30 - 2023-07-18 - H01L27/08
  • 本发明公开了一种适用于全桥整流的肖特基器件;该器件具有新型的结构,用一颗本发明的肖特基器件,可实现全桥整流功能,而传统的半桥整流器件,需要四颗传统的肖特基器件组合封装到一起才能实现;传统的全桥整流的肖特基器件封装复杂,成品率低,而本发明的肖特基器件,可简化封装难度,封装成品率高;另外,本发明的肖特基器件的制造制程,与传统的肖特基器件的加工制程兼容性好。
  • 集成芯片及其形成方法-202310101505.6
  • 周禄盛;曾宣翰;陈春元;曾晓晖;王俊智 - 台湾积体电路制造股份有限公司
  • 2023-02-10 - 2023-07-14 - H01L27/08
  • 在一些实施例中,本申请提供集成芯片(IC)。IC包括设置在衬底之上的金属‑绝缘体‑金属(MIM)元件。MIM元件包括彼此间隔开的多个导电板。MIM元件还包括电耦合到多个导电板中的第一导电板和第三导电板的第一导电插塞结构。第一多个绝缘段将第二导电板和第四导电板与第一导电插塞结构电隔离。MIM元件还包括电耦合到多个导电板中的第二导电板和第四导电板的第二导电插塞结构。第二多个绝缘段将第一导电板和第三导电板与第二导电插塞结构电隔离。
  • 一种碳化硅肖特基二极管芯片、电路板组件和电子设备-202310485922.5
  • 张爱忠 - 深圳市至信微电子有限公司
  • 2023-04-28 - 2023-07-04 - H01L27/08
  • 本申请提供一种碳化硅肖特基二极管芯片、电路板组件和电子设备,该碳化硅肖特基二极管芯片所述碳化硅肖特基二极管芯片包括多个肖特基二极管单元;对于每个所述肖特基二极管单元,所述肖特基二极管单元包括:阴极金属层、N型衬底层、N型外延层、阳极金属层和终端结构。通过形成多个有等同的过流能力的肖特基二极管单元,存在失效点的肖特基二极管单元不影响其他肖特基二极管单元,减少碳化硅肖特基二极管芯片由于失效点完全失效的可能性。
  • 一种心率检测芯片及其制备方法、可穿戴设备-202010656202.7
  • 李携曦;陈亮 - 南方科技大学
  • 2020-07-09 - 2023-06-30 - H01L27/08
  • 本发明公开了一种心率检测芯片及其制备方法、可穿戴设备,其中,心率检测芯片包括:发光区域和光电检测区域,发光区域包括至少一个发光二极管,光电检测区域包括至少一个光电二极管;心率检测芯片包括:衬底;第一掺杂层,设置于衬底上的一侧;第一掺杂层包括图案化的发光二极管的第一掺杂部和光电二极管的第一掺杂部;有源层,设置于第一掺杂层远离衬底的一侧;有源层包括图案化的发光二极管的发光部和光电二极管的光电转换部;第二掺杂层,设置于有源层远离第一掺杂层的一侧;第二掺杂层包括图案化的发光二极管的第二掺杂部和光电二极管的第二掺杂部。本发明提供的技术方案,以解决现有心率检测产品的成本和功耗较大的问题。
  • 半导体装置-201810163702.X
  • 堀阳一 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2018-02-27 - 2023-06-23 - H01L27/08
  • 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间,导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间,导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
  • 一种适用小型化封装的半桥整流肖特基器件及制造方法-201611084745.6
  • 关世瑛 - 上海芯石微电子有限公司
  • 2016-11-30 - 2023-06-02 - H01L27/08
  • 本发明公开了一种适用小型化封装的半桥整流肖特基器件;该器件具有新型的结构,用一颗本发明的肖特基器件,可实现半桥整流功能,而传统的半桥整流器件,需要两颗传统的肖特基器件才能实现;同时,此肖特基器件的芯片面积与一颗传统的肖特基器件的芯片尺寸相当,因此与同规格传统的半桥整流肖特基器件比,可使用更小的封装体,最终实现半桥整流肖特基器件的封装小型化。另外,本发明的肖特基器件的制造制程,与传统的肖特基器件的加工制程兼容性好,容易实现。
  • 半导体结构-202110116929.0
  • 王林 - 长鑫存储技术有限公司
  • 2021-01-28 - 2023-05-26 - H01L27/08
  • 本发明涉及一种半导体结构,包括:焊盘结构,位于衬底上方;电容结构,位于衬底与焊盘结构之间,与焊盘结构相对设置,包括至少两个并联且间隔设置的电容单元,每个电容单元包括至少一个电容器件。本申请半导体结构可以有效提升焊盘结构所在区域的利用率。相对于传统地在芯片中空余的地方增加电容结构的设置方式,本申请可以有效防止芯片面积由于电容结构的设置而增大。同时,本申请在较大尺寸的焊盘结构下的每个电容单元的尺寸相对较小。而在工艺制作过程中,较小尺寸的电容单元的各相关膜层更容易进行均匀成膜。因此,本申请可以提高各相关膜层的成膜质量,从而使得电容结构的可靠性更高,从而使得相关电源的电源电压更加稳定。
  • 双向开关-201811133400.4
  • S·蒙纳德;D·阿利 - 意法半导体(图尔)公司
  • 2015-07-23 - 2023-05-23 - H01L27/08
  • 本申请涉及双向开关。提供一种形成在衬底中的双向开关,包括:反并联的第一主垂直晶闸管和第二主垂直晶闸管;第三辅助垂直晶闸管,具有与第一晶闸管的背表面层相同的背表面层;外围区域,围绕这些晶闸管,并且将背表面层连接至定位在衬底的另一侧的第三晶闸管的相同导电类型的中间层;金属化层,连接第一晶闸管和第二晶闸管的背表面;以及绝缘结构,定位在第三晶闸管的背表面层和金属化层之间,并且在第一晶闸管的外围下方延伸,这种结构包括:由绝缘材料制成的第一区域;以及由半导体材料制成的互补区域。
  • 3维电容器结构-201780023147.4
  • 弗雷德里克·瓦龙;简-勒内·特纳尔洛 - 村田整合被动式解决方案公司
  • 2017-09-18 - 2023-04-18 - H01L27/08
  • 3维电容器结构基于沟槽网络,该沟槽网络从基板(100)的顶面(S100)蚀刻并形成分隔的柱(10)的规则阵列。3维电容器结构包括双电容器层堆叠,其在基板顶面处的柱(10)的顶面上,在沟槽侧壁上并且还在沟槽底部(S101)上连续地延伸。沟槽网络被局部修改以接触双电容器层堆叠的第二电极,同时确保在所述双电容器层堆叠的所述第二电极与第三电极之间不会发生不想要的短路。本发明提供了在高电容器密度与没有不想要的短路的确定性之间的改善的折衷。
  • 氮化镓双向TVS器件及制备方法-202310004376.9
  • 卜爱民;宋旭波;吕元杰;冯志红;梁士雄;王元刚;周幸叶 - 中国电子科技集团公司第十三研究所
  • 2023-01-03 - 2023-04-04 - H01L27/08
  • 本发明实施例提供一种氮化镓双向TVS器件及制备方法,该器件包括:衬底;位于衬底上表面的绝缘氮化镓层;位于绝缘氮化镓层上表面的第一台面结构、第二台面结构和钝化层;两个台面结构从下向上依次为P‑氮化镓层和P+氮化镓层,且均嵌入设置在钝化层内;两个台面结构各自的下表面间隔预设距离;位于第一台面结构上表面的第一正极和位于第二台面结构上表面的第二正极;两个正极嵌入设置在钝化层内;且钝化层上与第一正极对应的位置设置有第一电极孔,钝化层上与第二正极对应的位置设置有第二电极孔。本发明通过调节两个台面结构下表面间隔的预设距离,可以调节氮化镓双向TVS器件的击穿电压,从而有利于满足低钳位电压的工作需要。
  • 半导体装置-201680089138.0
  • 吉野学 - 三菱电机株式会社
  • 2016-09-13 - 2023-04-04 - H01L27/08
  • RESURF分离构造包围高电位侧电路区域的外周,将高电位侧电路区域与低电位侧电路区域分离。RESURF分离构造具有高耐压分离部、高耐压NchMOS以及高耐压PchMOS。高耐压分离部、高耐压NchMOS以及高耐压PchMOS具有多个场板(9、19a、19b、19c)。高耐压PchMOS的最靠低电位侧电路区域侧的场板(19c)的内端部与高耐压NchMOS的最靠低电位侧电路区域侧的场板(19b)的内端部相比位于低电位侧电路区域侧。
  • 氮化镓双向TVS器件及制备方法-202310004368.4
  • 吕元杰;宋旭波;刘京亮;冯志红;顾国栋;梁士雄;卜爱民 - 中国电子科技集团公司第十三研究所
  • 2023-01-03 - 2023-03-24 - H01L27/08
  • 本发明提供一种氮化镓双向TVS器件及制备方法。该器件包括:衬底;位于衬底上表面的N+氮化镓层;位于N+氮化镓层上表面的第一台面结构、第二台面结构和钝化层;位于第一台面结构上表面的第一正极和位于第二台阶结构上表面的第二正极;第一台面结构、第二台面结构、第一正极和第二正极均嵌入钝化层内,第一台面结构的下表面和第二台面结构的下表面相距预设距离,且第一台面结构和第二台面结构从下到上均由N‑氮化镓层、绝缘氮化镓层、P‑氮化镓层和P+氮化镓层构成;钝化层在对应第一正极的位置开设有第一电极窗口,在对应第二正极的位置开设有第二电极窗口。本发明能够降低氮化镓双向TVS器件的实现难度,并降低热烧毁的风险。
  • 一种具有SCR骤回特性的超低容单向TVS-202222449445.0
  • 张填炀;夏一枫 - 杭州昱芯微电子有限公司
  • 2022-09-16 - 2023-03-10 - H01L27/08
  • 本实用新型提供了一种具有SCR骤回特性的超低容单向TVS,所述具有SCR骤回特性的超低容单向TVS,包括一个纵向设置的PNPN结构,PNPN结构的左右两侧各并联一个降容二极管D1,PNPN结构的左右两侧各并联一个反向击穿二极管D2,位于同侧的一个降容二极管D1和一个反向击穿二极管D2之间设置有一个I/O口,两个I/O口水平排列。本实用新型具有骤回、超低残压、超低电容的特性,可以很好的应用于高速数据端口,高频线路的保护;结构均为垂直结构,大大节省了器件面积;两个I/O口水平排列,便于封装并且可以集成于电路中;且两个降容二极管不易发生穿通。
  • 半导体结构及其制造方法-202210244533.9
  • 刘铭棋;郭俊聪 - 台湾积体电路制造股份有限公司
  • 2022-03-14 - 2023-01-03 - H01L27/08
  • 本发明实施例涉及半导体结构及其制造方法。根据本发明的一些实施例,一种半导体结构包含衬底、至少一个电介质层及电容器结构。所述至少一个电介质层经放置于所述衬底上方,且所述至少一个电介质层包含步阶边缘轮廓。所述电容器结构经放置于所述衬底上方。所述电容器结构包含底部电极、电容器电介质层及顶部电极。所述底部电极覆盖所述至少一个电介质层的所述步阶边缘轮廓且具有基本上保形于所述至少一个电介质层的所述步阶边缘轮廓的第一步阶轮廓。所述电容器电介质层覆盖所述底部电极且具有基本上保形于所述第一步阶轮廓的第二步阶轮廓。所述顶部电极覆盖所述电容器电介质层。
  • 集成电路及制作集成电路的方法-202210134654.8
  • 刘思麟;洪照俊;王奕翔;赖韦霖 - 台湾积体电路制造股份有限公司
  • 2022-02-14 - 2022-12-23 - H01L27/08
  • 一种集成电路及制作集成电路的方法,集成电路包括第一与第二金属‑绝缘体‑半导体电容器及金属‑绝缘体‑金属电容器。第一与第二金属‑绝缘体‑半导体电容器各自的第一端分别接收较高电压域的第一参考电压及较高电压域的第二参考电压。第一金属‑绝缘体‑半导体电容器的第二端与金属‑绝缘体‑金属电容器的第一端导电连接,第二金属‑绝缘体‑半导体电容器的第二端与金属‑绝缘体‑金属电容器的第二端导电连接。金属‑绝缘体‑金属电容器的第一端接收较低电压域的第一电源电压,第二金属‑绝缘体‑半导体电容器的第一端接收较低电压域的第二电源电压。
  • 集成电路及其建造方法-202210080638.5
  • 刘铭棋 - 台湾积体电路制造股份有限公司
  • 2022-01-24 - 2022-12-20 - H01L27/08
  • 在一些实施例中,本公开实施例涉及一种集成电路及其建造方法。所述集成电路包括第一绝缘层、衬底、第二金属互连结构、衬底通孔以及堆迭深沟渠电容结构。第一绝缘层包括堆迭于底部管芯上方的第一金属互连结构。衬底设置在第一绝缘层上方。第二金属互连结构设置在衬底上方。衬底通孔将第一金属互连结构直接连接至第二金属互连结构。堆迭深沟渠电容结构设置在衬底中。深沟渠电容结构包括自衬底的第一侧延伸的第一多个沟渠以及自衬底的第二侧延伸的第二多个沟渠。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top