[发明专利]半导体装置无效
| 申请号： | 201310068994.6 | 申请日： | 2013-03-05 |
| 公开（公告）号： | CN103579311A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 小林仁 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/36 | 分类号： | H01L29/36;H01L29/423;H01L29/78 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 杨谦;房永峰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的半导体装置具备在第1方向上延伸的半导体部、控制电极和第1电极。控制电极在与第1方向正交的第2方向上与半导体部分离设置。半导体部包含第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2导电型的第4半导体区域。第1半导体区域具有第1导电型。第2半导体区域设在第1半导体区域之上并与控制电极相对。第3半导体区域设在第2半导体区域之上，杂质浓度比第1半导体区域高。第4半导体区域与第3半导体区域并排，杂质浓度比第2半导体区域高。第1电极与第3半导体区域以及第4半导体区域导通。第4半导体区域偏向设置于半导体部的与控制电极相反的一侧。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
一种半导体装置，具备：在第1方向上延伸的半导体部；在与上述第1方向正交的第2方向上与上述半导体部分离设置的控制电极；以及第1电极，上述半导体部包含：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在上述第1半导体区域之上，隔着绝缘膜而与上述控制电极相对；第1导电型的第3半导体区域，设置在上述第2半导体区域之上，具有比上述第1半导体区域的杂质浓度高的杂质浓度；以及第2导电型的第4半导体区域，与上述第3半导体区域并排，具有比上述第2半导体区域的杂质浓度高的杂质浓度，上述第1电极在上述半导体部的上端与上述第3半导体区域及上述第4半导体区域导通；上述第4半导体区域偏向设置于上述半导体部的与上述控制电极相反一侧。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310068994.6/，转载请声明来源钻瓜专利网。
- 上一篇：多重栅晶体管及其制造方法
- 下一篇：在沟槽中包括电介质结构的半导体器件
- 同类专利
- 光致发光半导体纳米晶体基发光太阳能聚光体-201480041503.1
- K·E·诺勒斯;D·佩特瑞克;J·基波尔特森;S·麦克唐维尔;C·埃里克森;D·R·盖梅林;L·布拉德肖;E·J·麦克劳琳 - 西华盛顿大学;华盛顿大学商业中心
- 2014-07-01 - 2019-11-12 - H01L29/36
- 本公开描述了发光太阳能聚光体，其包括光致发光纳米颗粒。该光致发光纳米颗粒包括敏化缺陷的发光的半导体纳米晶体。该缺陷可以包括例如原子、原子团或晶格空位。该缺陷可以纳入到半导体纳米晶体中，吸附于半导体纳米晶体的表面上，或以其他方式与半导体纳米晶体的表面相关。
- 用于减少结泄漏的掺杂的氧化锌和n-掺杂-201610080926.5
- J·P·德索扎;K·E·弗格尔;J·吉姆;S·L·马瑞尔;D·K·萨达纳 - 国际商业机器公司
- 2016-02-05 - 2019-06-14 - H01L29/36
- 本发明涉及用于减少结泄漏的掺杂的氧化锌和n‑掺杂。一种半导体装置，包括衬底和在衬底上的包括掺杂的III‑V材料的p掺杂层。n掺杂层形成于p掺杂层上，n掺杂层包括掺杂的III‑V材料。接触界面层形成于n掺杂层上。接触界面层包括II‑VI材料。接触金属形成于接触界面层上，以形成电子装置。
- 氮化镓外延片、外延方法及氮化镓基晶体管-201711275976.X
- 郭艳敏;房玉龙;尹甲运;张志荣;王波;李佳;芦伟立;高楠;冯志红 - 中国电子科技集团公司第十三研究所
- 2017-12-06 - 2018-06-12 - H01L29/36
- 本发明适用于半导体技术领域，提供了一种氮化镓外延片、外延方法及氮化镓基晶体管。氮化镓外延片包括：衬底；p型极化掺杂的隔断层，形成于所述衬底的上表面；氮化镓外延层，形成于所述隔断层的上表面。本发明提供的氮化镓外延片，由于在氮化镓外延层和衬底之间生长一层p型极化掺杂的隔断层，能够抑制衬底表面处的硅向氮化镓外延层扩散，同时补偿硅引入的电子，从而获得高阻氮化镓外延片，提高氮化镓外延片的质量，应用该氮化镓外延片制得的晶体管，能够获得良好的性能。
- 半导体器件、结型场效应晶体管和垂直场效应晶体管-201410459581.5
- R.埃斯特夫;J.康拉特;D.屈克;D.拉福雷;C.乌夫拉尔德;R.鲁普;A.弗克尔;W.维尔纳 - 英飞凌科技股份有限公司
- 2014-09-11 - 2018-02-23 - H01L29/36
- 本发明涉及半导体器件、结型场效应晶体管和垂直场效应晶体管。根据实施例的半导体器件至少部分地被布置在衬底中或衬底上并且包含形成台面的凹槽，其中该台面沿着到衬底中的方向延伸到凹槽的底平面并且包含第一导电类型的半导体材料，台面的半导体材料至少局部地包含第一掺杂浓度，该第一掺杂浓度不会比底平面更远地延伸到衬底中。该半导体器件进一步包含沿着台面的侧墙至少部分地被布置的导电结构，该导电结构与台面的半导体材料形成肖特基或类肖特基的电接触，其中衬底包括第一导电类型的半导体材料，该第一导电类型的半导体材料至少局部地包括沿着到衬底中的台面的投影的不同于第一掺杂浓度的第二掺杂浓度。
- 垂直结构AlGaN/GaNHEMT器件及其制作方法-201510109496.0
- 孙世闯;张宝顺;范亚明;付凯;蔡勇;于国浩;张志利;宋亮 - 苏州能屋电子科技有限公司
- 2015-03-12 - 2018-02-02 - H01L29/36
- 本发明公开了一种垂直结构AlGaN/GaN HEMT器件，包括衬底、以及依次形成于所述衬底上的n+GaN层、高阻GaN层、本征GaN层和AlGaN层，与所述n+GaN层形成欧姆接触的漏电极、与所述AlGaN层形成欧姆接触的源电极，以及栅电极；所述高阻GaN层是作为电流阻挡层，其包含由Si离子注入形成的电流导通通孔，所述电流导通通孔上下贯穿所述高阻GaN层。本发明还公开了所述垂直结构AlGaN/GaN HEMT器件的制作方法。本发明能够在相对价格低的蓝宝石(sapphire)或者Si衬底上实现垂直结构的同时，还具有很好的电流阻挡、电流传输、高耐压、低漏电等优点。
- 一种绝缘层上高浓度N型掺杂薄锗材料及其制作方法-201510115322.5
- 黄诗浩;陈佳新;谢文明;林抒毅;聂明星;邵明;林承华;蒋新华 - 福建工程学院
- 2015-03-17 - 2017-09-29 - H01L29/36
- 本发明公开了一种绝缘层上高浓度N型掺杂薄锗材料及其制作方法，制作方法包括步骤一)放置材料、步骤二)材料外延、步骤三)锗浓缩。制得的绝缘层上高浓度N型掺杂薄锗材料的结构自下而上依次为硅衬底、阻止N型杂质原子向硅衬底扩散的埋层SiO2、N型掺杂锗薄膜和SiO2层，所述埋层SiO2的厚度≥200nm，N型掺杂锗薄膜的厚度为≤30nm；N型掺杂锗薄膜中掺杂元素为磷元素、砷元素或锑元素，掺杂元素的浓度≥1017cm‑3。本发明通过在顶层硅或锗硅合金薄膜中掺入杂质原子，然后再进行锗浓缩，一方面提高了锗中的N型掺杂浓度，另一方面，长时间的氧化退火过程及时地修复了离子注入或者外延生长过程中带来的晶体缺陷，制备得到的N型掺杂锗具有更高的晶体质量。
- 衬底及外延片-201621144619.0
- 顾广安 - 上海晶盟硅材料有限公司
- 2016-10-21 - 2017-08-15 - H01L29/36
- 本实用新型公开了一种衬底及外延片。所述衬底包括衬底本体及本征硅层。所述本征硅层铺设在所述衬底本体的上表面上。所述外延片包括外延层及衬底。所述衬底包括衬底本体及本征硅层。所述本征硅层铺设在所述衬底本体的上表面上。所述外延层铺设在所述本征硅层的上表面。本实用新型衬底通过在衬底本体的上表面设置本征硅层，可将衬底本体与外延层隔开，从而避免衬底本体与外延层之间产生自掺杂问题。因而，所述衬底能够防止衬底本体中的掺杂剂进入外延层，可提高外延层平坦区以改善电阻率均匀性。
- 半导体装置及用以制造半导体装置的方法-201310037498.4
- 江圳陵 - 旺宏电子股份有限公司
- 2013-01-30 - 2017-08-04 - H01L29/36
- 本发明是有关于一种半导体装置及用以制造半导体装置的方法。其中半导体装置具有阻隔半导体层，用以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。阻隔半导体层可以具有较细或较小尺寸的晶粒及/或较低浓度的掺杂物，以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。
- 半导体器件及其制造方法-201210545435.5
- 金钟一 - 爱思开海力士有限公司
- 2012-12-14 - 2017-07-21 - H01L29/36
- 本发明提供了一种半导体器件及其制造方法，该半导体器件具有用于使金属离子聚集的虚设有源区且能够防止由于金属离子污染所致的器件故障。该半导体器件包括由半导体基板中的隔离层限定且以离子注入法注入有杂质的有源区、以及以离子注入法注入有杂质的虚设有源区，其中，虚设有源区被注入的杂质的浓度比有源区中的杂质的浓度高，并且虚设有源区构造为聚集金属离子。
- 半导体装置及用于制造半导体装置的方法-201310081830.7
- 汉斯-约阿希姆·舒尔茨;约翰内斯·鲍姆加特尔;马库斯·哈夫曼;曼弗雷德·科特克;克里斯蒂安·克伦;托马斯·奈德哈特 - 英飞凌科技股份有限公司
- 2013-03-14 - 2017-07-07 - H01L29/36
- 本发明公开了一种半导体装置及用于制造半导体装置的方法。第一导电类型的第一半导体区从掺杂有第一掺杂剂和第二掺杂剂的半导体基材形成。第一掺杂剂和第二掺杂剂为不同的物质且与半导体基材也不同。第一掺杂剂为电活性的并引发半导体基材中的第一导电类型的掺杂，并且引发纯的未掺杂的第一半导体区的晶格常数的减小或增大。第二掺杂剂可为电活性的，并可为与第一掺杂剂相同的掺杂类型，引发以下各项中的一者或两者第一半导体区的硬化；分别地，如果第一掺杂剂引发减小，那么纯的未掺杂的第一半导体区的晶格常数增大；如果第一掺杂剂引发增大，那么纯的未掺杂的第一半导体区的晶格常数减小。
- 超级结晶体管及其形成方法-201310371204.1
- 刘宪周 - 上海华虹宏力半导体制造有限公司
- 2013-08-22 - 2017-03-01 - H01L29/36
- 一种超级结晶体管及其形成方法，其中，超级结晶体管包括半导体衬底内具有第二掺杂离子；位于半导体衬底内的若干第一沟槽，第一沟槽的侧壁相对于半导体衬底表面倾斜，且第一沟槽的顶部尺寸大于底部尺寸；位于第一沟槽内的第一半导体层，第一半导体层内具有第一掺杂离子；位于相邻第一半导体层之间的半导体衬底内的第二沟槽；位于第二沟槽内的第二半导体层，第二半导体层内具有第二掺杂离子；位于第二半导体层表面的栅极结构、相邻栅极结构之间的第一半导体层内的体区以及栅极结构两侧的体区内的源区，源区内具有第二掺杂离子，体区内具有第一掺杂离子，且部分体区与栅极结构重叠。所述超级结晶体管的击穿电压提高、性能改善。
- 一种绝缘层上高浓度N型掺杂薄锗材料结构-201520149937.5
- 黄诗浩;陈佳新;谢文明;林抒毅;聂明星;邵明;林承华;蒋新华 - 福建工程学院
- 2015-03-17 - 2015-07-15 - H01L29/36
- 本实用新型公开了一种绝缘层上高浓度N型掺杂薄锗材料结构，所述绝缘层上高浓度N型掺杂薄锗材料结构自下而上依次为硅衬底层、阻止N型杂质原子向硅衬底层扩散的SiO2埋层、N型掺杂锗薄膜层和由Si氧化生成的SiO2层，所述SiO2埋层的厚度≥200nm，N型掺杂锗薄膜层的厚度为≤30nm；N型掺杂锗薄膜层中掺杂元素为磷元素、砷元素或锑元素，掺杂元素的浓度≥1017cm-3。本实用新型的N型掺杂锗具有更高的晶体质量和掺杂浓度，锗薄膜中载流子的激活率也较高。
- 改善恢复耐量的二极管结构-201510103235.8
- 程炜涛 - 江苏中科君芯科技有限公司
- 2015-03-09 - 2015-05-27 - H01L29/36
- 本发明涉及一种二极管结构，尤其是一种改善恢复耐量的二极管结构，属于半导体二极管的技术领域。按照本发明提供的技术方案，所述改善恢复耐量的二极管结构，包括半导体基板，所述半导体基板内包括用于形成PN结的P导电区域与N导电区域；N导电区域与位于半导体基板背面的阴极金属欧姆接触；在N导电区域内设有若干P+区域，所述P+区域与阴极金属欧姆接触。本发明在N导电区域内设置P+区域，当有多个P+区域时，相邻的P+区域间隔分布，且P+区域之间的水平距离与半导体基板的厚度相当，从而不增加阳极空穴浓度下有效改善恢复耐量，并能最大限度地抑制动态损耗增加，安全可靠。
- 半导体装置及其制造方法-201410077098.0
- 清水达雄;四户孝;西尾让司;太田千春 - 株式会社东芝
- 2014-03-04 - 2014-09-24 - H01L29/36
- 本发明的半导体装置具备含有p型杂质和n型杂质的p型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的元素D的浓度与元素A的浓度之比大于0.33且小于0.995，构成上述组合的元素A的浓度为1×1018cm-3以上且1×1022cm-3以下。
- 带源场板槽栅AlGaN/GaN HEMT器件结构及其制作方法-201410025540.5
- 冯倩;杜锴;梁日泉;代波;张进城;郝跃 - 西安电子科技大学
- 2014-01-20 - 2014-05-07 - H01L29/36
- 本发明公开了一种带源场板槽栅AlGaN/GaN HEMT器件结构及其制作方法，主要解决目前AlGaN/GaN高迁移率晶体管获得高频率高击穿电压的问题。所述结构包括衬底、本征GaN层、AlN隔离层、本征AlGaN层、AlGaN掺杂层、栅电极、源电极、漏电极、源场板、绝缘层、钝化层以及用于调节沟道电场的硅化物。AlGaN掺杂层位于本征AlGaN层之上，电极以及绝缘层位于AlGaN层之上，硅化物位于绝缘层之上。在衬底上外延生长耗尽型AlGaN/GaN异质结材料，并在该结构上形成槽栅、源极和漏极，然后淀积一层绝缘层，在绝缘层上(栅漏区域以及栅源区域间)，形成硅化物(NiSi，TiSi2等等)，将厚绝缘层上的硅化物与源极电连接形成源场板结构。最后淀积钝化层实现器件的钝化。本发明具有器件频率高，击穿电压大、工艺重复性和可控性高的优点，可用于低导通电阻、高工作频率、高压的耗尽型AlGaN/GaN HEMT器件。
- 多晶硅二极管带隙基准-201310347338.X
- 阿德里安·芬尼 - 英飞凌科技股份有限公司
- 2013-08-09 - 2014-03-26 - H01L29/36
- 本发明涉及多晶硅二极管带隙基准，其中，器件和技术的代表性实施方式利用至少一个多晶硅二极管并且不利用硅二极管，提供带隙基准电压。所述多晶硅二极管包括三部分，轻掺杂部分在每一端均与一个更重掺杂的部分侧接。
- 半导体装置-201310068994.6
- 小林仁 - 株式会社东芝
- 2013-03-05 - 2014-02-12 - H01L29/36
- 本发明的半导体装置具备在第1方向上延伸的半导体部、控制电极和第1电极。控制电极在与第1方向正交的第2方向上与半导体部分离设置。半导体部包含第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2导电型的第4半导体区域。第1半导体区域具有第1导电型。第2半导体区域设在第1半导体区域之上并与控制电极相对。第3半导体区域设在第2半导体区域之上，杂质浓度比第1半导体区域高。第4半导体区域与第3半导体区域并排，杂质浓度比第2半导体区域高。第1电极与第3半导体区域以及第4半导体区域导通。第4半导体区域偏向设置于半导体部的与控制电极相反的一侧。
- 具有自对准互连件的半导体器件-201310061476.1
- 池育德;李介文;郭政雄;蔡宗哲;宋明相;宋弘政;王宏烵 - 台湾积体电路制造股份有限公司
- 2013-02-27 - 2013-12-04 - H01L29/36
- 本发明公开了半导体器件以及用于制造半导体器件的方法。示例性半导体器件包括衬底，该衬底包括金属氧化物器件。金属氧化物器件包括设置在衬底中并且在沟道区中界面连接的第一掺杂区和第二掺杂区。第一掺杂区和第二掺杂区掺杂有第一类型掺杂剂。第一掺杂区具有不同于第二掺杂区的掺杂剂浓度。金属氧化物器件还包括横跨沟道区和第一掺杂区和第二掺杂区的界面并且分离源极区和漏极区的栅极结构。源极区形成在第一掺杂区中，并且漏极区形成在第二掺杂区中。源极区和漏极区掺杂有第二类型的掺杂剂。第二类型的掺杂剂与第一类型相反的掺杂剂。本发明还提供了具有自对准互连件的半导体器件。
- 保护二极管-201310120769.2
- 藤田光一 - 三菱电机株式会社
- 2013-04-09 - 2013-10-23 - H01L29/36
- 本发明得到能够实现高输出的保护二极管。本发明的保护二极管，在P++型硅衬底（3）上横向排列地设有N型阱层（5）、P+型栅极侧扩散层（6）以及P型接地侧扩散层（7）。P+型栅极侧扩散层（6）与N型阱层（5）接合。P型接地侧扩散层（7）与P+型栅极侧扩散层（6）分离，与N型阱层（5）接合。栅极侧电极（9）连接在MOSFET（1）的栅极与P+型栅极侧扩散层（6）之间。接地电极（10）与P型接地侧扩散层（7）连接。P型接地侧扩散层（7）的杂质浓度比P+型栅极侧扩散层（6）更低。
- 快恢复二极管及制作该二极管的方法-201210066150.3
- 贾会霞 - 深圳市立德电控科技有限公司
- 2012-03-11 - 2013-09-18 - H01L29/36
- 一种快恢复二极管，包括一N型高掺杂硅衬底、一第一N型掺杂半导体层、一第二N型掺杂半导体层、一二极管阳极层，所述第一N型掺杂半导体层位于第二N型掺杂半导体层和N型高掺杂硅衬底之间，所述第一N型掺杂半导体层的掺杂浓度低于第二N型掺杂半导体层的掺杂浓度。上述快恢复二极管可在反向恢复时能够提供足够的载流子浓度，从而得以维持电流下降的软度。本发明还提供了一种快恢复二极管的制作方法。
- 半导体结构及其制备方法-201210058075.6
- 徐志嘉;金宥宪;黄胤富 - 旺宏电子股份有限公司
- 2012-03-07 - 2013-09-18 - H01L29/36
- 本发明公开了一种半导体结构及其制备方法，该半导体结构包括一第一导电型的衬底、一第二导电型的第一阱区、一第二导电型的掺杂区、一场氧化物以及一第二导电型的第二阱区。第一阱区形成于衬底中。掺杂区形成于第一阱区中，掺杂区具有一第一杂质净浓度。场氧化物形成于第一阱区的表面区域。第二阱区位于场氧化物下方，且连接于掺杂区的一侧，其中第二阱区具有一第二杂质净浓度，第二杂质净浓度小于第一杂质净浓度。
- 半导体结构及其形成方法-201210043469.4
- 詹景琳;林镇元;林正基;连士进 - 旺宏电子股份有限公司
- 2012-02-24 - 2013-09-11 - H01L29/36
- 本发明公开了一种半导体结构及其形成方法，该半导体结构包括第一掺杂区、第二掺杂区、掺杂条纹与顶掺杂区；第一掺杂区具有第一导电型；第二掺杂区形成于第一掺杂区中，并具有相对于第一导电型的第二导电型；掺杂条纹形成于第一掺杂区中，并具有第二导电型；顶掺杂区形成于掺杂条纹中，并具有第一导电型；顶掺杂区具有相对的第一侧边与第二侧边；掺杂条纹是延伸超过第一侧边或第二侧边。
- 半导体结构及其形成方法-201210038549.0
- 陈永初 - 旺宏电子股份有限公司
- 2012-02-21 - 2013-08-21 - H01L29/36
- 本发明公开了一种半导体结构及其形成方法。半导体结构包括第一半导体区、第二半导体区、介电结构与栅电极层。第一半导体区具有第一导电型。第二半导体区具有相反于第一导电型的第二导电型。第一半导体区是邻接第二半导体区。介电结构位于第一半导体区与第二半导体区上。栅电极层位于介电结构上。
- 半导体装置及其制造方法-201310001570.8
- 高野和丰 - 三菱电机株式会社
- 2013-01-04 - 2013-07-24 - H01L29/36
- 本发明提供能在不发生耐压下降或导通电阻增大的情况下提高雪崩耐量的半导体装置及其制造方法。在单元区域，在N－型漏极层（2）上设置有P－型基极层（5）。在中间区域，在N－型漏极层（2）上设置有（P）型基极层（6）。在P－型基极层（5）内设置有N+型源极区域（7）。栅极电极（8）隔着栅极绝缘膜（9）设置在被N－型漏极层（2）和N+型源极区域（7）夹持的沟道区域上。源极电极（10）连接于P－型基极层（5）和P型基极层（6）。栅极焊盘（11）在焊盘区域隔着绝缘膜（12）设置在N－型漏极层（2）上，与栅极电极（8）连接。P型基极层（6）的栅极焊盘（11）侧是杂质浓度梯度比P－型基极层（5）平缓的VLD（VariationLateralDoping）结构。
- 功率器件及功率器件的制造方法-201210586975.8
- 李哉勋;金基世 - 三星电子株式会社
- 2012-12-28 - 2013-07-03 - H01L29/36
- 本发明涉及功率器件及功率器件的制造方法。功率器件包括：衬底；位于所述衬底的一个表面上的SiXC1-X层，其中0＜x＜1；以及通过刻蚀一部分所述SiXC1-X层并从所述SiXC1-X层的刻蚀区域处生长GaN而形成的再生长GaN层。
- 高压结型场效应晶体管的结构及制备方法-201110441024.7
- 宁开明;董科 - 上海华虹NEC电子有限公司
- 2011-12-26 - 2013-06-26 - H01L29/36
- 本发明公开了一种高压结型场效应晶体管的结构，其体区的深沟道中注入了一个反型层。本发明还公开了上述结构的HV JFET的制备方法，即在HV JFET的常规制备工艺中，在制作体区的衬底阱或漏端漂移区的反型层的同时，在体区的深沟道中通过光刻和离子注入工艺制作一个反型层。本发明通过往JFET体区的深沟道中注入类型相反的杂质，在未增加任何光刻层次的基础上，降低了JFET体区沟道的杂质浓度，使沟道更容易被耗尽，从而有效降低了HV JFET器件的夹断电压。
- 半导体结构及其形成方法-201110316302.6
- 陈立凡;陈永初 - 旺宏电子股份有限公司
- 2011-10-18 - 2013-04-24 - H01L29/36
- 本发明公开了一种半导体结构及其形成方法。半导体结构包括第一掺杂区与半导体区；第一掺杂区具有第一导电型；半导体区位于第一掺杂区中；源极电极与漏极电极被分别电性连接至第一掺杂区位于半导体区的相对侧边上的部分。
- 一种具有多晶硅吸杂结构的硅片-201220624970.5
- 周宾;袁德成;张意远;俞栋梁;冯亚宁 - 上海美高森美半导体有限公司
- 2012-11-23 - 2013-04-24 - H01L29/36
- 本实用新型涉及一种具有多晶硅吸杂结构的硅片，它包括：单晶硅片本体，依次附在单晶硅片本体一侧的P+层掺杂层或N+层掺杂层、喷砂处理层、多晶硅层、及位于喷砂处理层、多晶硅层边界间的吸附层。所述喷砂处理层的厚度为2～12微米。，所述多晶硅层的厚度为300～3000埃。本实用新型具有如下优点：通过多晶硅层淀积过程中得到的位于喷砂处理层、多晶硅层边界间的吸附层吸附硅片中缺陷和杂质，特别是金属杂质离子，使硅片体内的杂质和缺陷从器件工作区被吸附到表面的吸附层内，利于在进一步的加工中被去除、从而达到降低缺陷和漏电流的目的。
- 非外延的高压绝缘N型LDMOS器件结构-201110310500.1
- 刘剑;段文婷;孙尧;陈瑜;陈华伦 - 上海华虹NEC电子有限公司
- 2011-10-13 - 2013-04-17 - H01L29/36
- 本发明公开了一种非外延的高压绝缘N型LDMOS器件结构；器件的p型井区域下方注入较浓的深N型井，并且伴随长时间深推井的工艺；在器件漏端扩展区和其他区域，采用较淡的浅N型井，并且伴随短时间深推井工艺。本发明采用两步不同N型井注入在器件不同的位置并且伴随不同的深推井的工艺，以替代传统的深N型井注入及深推井工艺，其工艺简单，容易实现。同时，相比采用埋层+外延的工艺方法，成本大幅下降。
- 超级结结构、超级结MOS晶体管及其制造方法-201110295521.0
- 肖胜安 - 上海华虹NEC电子有限公司
- 2011-09-30 - 2013-04-10 - H01L29/36
- 本发明公开了一种超级结结构，其p型立柱和n型立柱都呈现非均匀的杂质分布方式。其中n型立柱的杂质分布在纵向上是不均匀的，p型立柱的杂质分布在纵向和横向上都采用两种或更多的掺杂浓度。最终保证接近于n型重掺杂衬底区域中，p型立柱中的p型杂质总量低于n型立柱中的n型杂质总量；接近于器件顶部区域中，p型立柱中的p型杂质总量高于n型立柱中的n型杂质总量。本发明还公开了应用了所述超级结结构的超级结MOS晶体管及其制造方法。本发明所述超级结结构提高了器件关断过程中的耐电流冲击能力，提高了器件耐电流冲击能力的稳定性，且不影响、甚至还会减少器件的比导通电阻。
- 专利分类
