“半导体区域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1442796个，建议您升级VIP下载更多相关专利

[实用新型]集成光学传感器、成像系统以及电子设备-CN202121129725.2有效
发明人： D·迪塔特 -专利权人：意法半导体（克洛尔2）公司
申请日： 2021-05-25 - 公布日： 2023-04-21 - 主分类号： H01L27/146 文献下载
摘要：一种集成光学传感器，其特征在于，包括钉扎光电二极管，集成光学传感器包括：半导体衬底，包括：第一半导体区域，具有第一导电类型；第二半导体区域，具有与第一导电类型相对的第二导电类型；以及第三半导体区域，具有第二导电类型；其中第一半导体区域位于第二半导体区域与第三半导体区域之间；其中第三半导体区域与第二半导体区域相比更厚、更少掺杂并且更深地位于半导体衬底中；以及其中第三半导体区域包括硅和锗，其中锗具有第一浓度梯度。
集成光学传感器成像系统以及电子设备

[发明专利]光电子半导体芯片和用于制造光电子半导体芯片的方法-CN201380059047.9在审
发明人：彼得鲁斯·松德格伦;马库斯·布勒尔 -专利权人：欧司朗光电半导体有限公司
申请日： 2013-11-04 - 公布日： 2015-07-29 - 主分类号： H01L33/02 文献下载
摘要：提出一种光电子半导体芯片(1)，其具有半导体本体，所述半导体本体具有半导体层序列(2)，所述半导体层序列具有设为用于产生和/或接收辐射的有源区域(20)、第一传导类型的第一半导体区域(21)、第二传导类型的第二半导体区域有源区域(20)设置在第一半导体区域(21)和第二半导体区域(22)之间并且在背离有源区域的一侧上具有接触层(210)。覆盖层(25)设置在半导体区域(21)的背离有源区域(20)的一侧上并且具有至少一个留空部(27)，在所述留空部中，接触层(210)邻接于第一连接层(3)。覆盖层是第二传导类型的。此外，提出一种用于制造光电子半导体芯片的方法。
光电子半导体芯片用于制造方法

[发明专利]半导体装置及其制造方法-CN201710137209.6有效
发明人：刘子正;蓝若琳;胡毓祥;郭宏瑞 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-09 - 公布日： 2021-08-06 - 主分类号： H01L21/78 文献下载
摘要：一种制造半导体装置的方法，包含：接收半导体结构，其具有晶片区域、围绕晶片区域的密封环区域及围绕密封环区域定义的切割区域，半导体结构包含于晶片区域内的半导体晶片；以及模塑化合物设置围绕半导体晶片且分布于晶片区域、密封环区域及切割区域内；形成绝缘膜于半导体结构的晶片区域及半导体结构的密封环区域上；形成密封环于半导体结构的密封环区域上且侧向邻接绝缘膜，其中密封环具有侧表面背对绝缘膜；以及形成保护层，其定义出位于密封环的侧表面上方的平滑斜侧表面
半导体装置及其制造方法

[发明专利]半导体结构及其形成方法-CN202110923786.4在审
发明人：陈孟谷;蔡济印;游政卫;白易芳;郑培仁;杨育佳;李启弘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-12 - 公布日： 2022-08-30 - 主分类号： H01L21/8234 文献下载
摘要：本公开涉及半导体结构及其形成方法。一种方法，包括：形成突出高于隔离区域的顶表面的半导体鳍。半导体鳍与半导体条重叠，并且半导体条接触隔离区域。该方法还包括：在半导体鳍的第一部分的侧壁和顶表面上形成栅极堆叠；以及蚀刻半导体鳍和半导体条以形成沟槽。沟槽具有在半导体鳍中的上部和在半导体条中的下部。在沟槽的下部中生长半导体区域。用于生长半导体区域的工艺气体不具有含n型掺杂剂气体和含p型掺杂剂气体两者。在沟槽的上部中生长源极/漏极区域，其中，源极/漏极区域包括p型或n型掺杂剂。
半导体结构及其形成方法

[发明专利]包括有源区域和栅极结构的半导体器件-CN202010777350.4在审
发明人：郑朱希;金真范;裵东一 -专利权人：三星电子株式会社
申请日： 2020-08-05 - 公布日： 2021-02-05 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件，包括：在垂直方向从半导体衬底延伸的有源区域；在有源区域上彼此间隔开的源极/漏极区域；在有源区域上的源极/漏极区域之间的鳍结构；覆盖有源区域的侧表面的隔离层；栅极结构，其与鳍结构重叠并覆盖鳍结构的上表面和侧表面；以及电连接到源极/漏极区域的接触插塞，鳍结构包括：在有源区域上的下半导体区域；在下半导体区域上的具有交替的第一半导体层和第二半导体层的堆叠结构，第一半导体层的至少一个的侧表面朝向相应的中心凹入；以及在堆叠结构上的半导体盖层，半导体盖层在栅极结构与下半导体区域和堆叠结构的每个之间。
包括有源区域栅极结构半导体器件

[发明专利]半导体装置-CN201610130543.4有效
发明人：堀阳一;大田刚志;河野洋志;山下敦子 -专利权人：株式会社东芝
申请日： 2016-03-08 - 公布日： 2020-05-29 - 主分类号： H01L29/872 文献下载
摘要：本发明关于能够抑制逆向偏压时的元件破坏的半导体装置，具备：元件区域，是具有第一面与第二面的半导体层的一部分；终端区域，包围元件区域；第一电极，设置在第一面；第二电极，设置在第二面；第一导电型的第一半导体区域，设置在半导体层内且一部分与第一电极相接；第二导电型的第二半导体区域，设置在元件区域内的第一半导体区域与第一电极之间；第二导电型的第三半导体区域，设置在第二半导体区域与第一电极之间，与第一电极电连接，且第二导电型的杂质浓度高于第二半导体区域；及第二导电型的第四半导体区域，设置在终端区域内的第一半导体区域与第一面之间，与第一电极电连接，且与第二面之间的距离大于第二面与第二半导体区域的距离。
半导体装置

[发明专利]半导体元件、半导体设备和用于制造半导体元件的方法-CN202180068829.3在审
发明人：秋山健太郎 -专利权人：索尼半导体解决方案公司
申请日： 2021-10-08 - 公布日： 2023-06-27 - 主分类号： H01L21/66 文献下载
摘要：本发明测量接合到半导体元件的连接部的接合强度。半导体元件包括半导体基板和接合焊盘。与该半导体基板相邻地部署有布线区域，该布线区域具有形成在其中的元件，并且具有传送元件的信号的布线。接合焊盘部署在与半导体基板去除区域相邻的布线区域中，半导体基板去除区域是半导体基板被去除的区域，所述接合焊盘连接到布线并且具有接合到其的用于连接到外部的连接部。该半导体基板去除区域包括用于测量接合焊盘和连接部之间的接合强度的区域。
半导体元件半导体设备用于制造方法

[发明专利]半导体装置-CN202210845812.0在审
发明人：岛田浩行 -专利权人：精工爱普生株式会社
申请日： 2022-07-19 - 公布日： 2023-02-03 - 主分类号： H01L29/775 文献下载
摘要：本发明提供半导体装置，充分降低半导体装置的导通电阻。本发明的半导体装置具备由半导体构成的多个柱状部。所述多个柱状部分别具有源极区域、漏极区域、以及包含形成于所述源极区域与所述漏极区域之间的沟道的沟道形成区域。本发明的半导体装置还具备：栅极电极，其隔着绝缘层设置于所述沟道形成区域的侧壁；以及第一半导体层，其设置于所述漏极区域的侧壁。所述第一半导体层的导电类型与形成所述漏极区域的所述半导体的导电类型不同。
半导体装置

[发明专利]半导体装置-CN201610081970.8在审
发明人：伊藤宽吉;奥村秀树 -专利权人：株式会社东芝
申请日： 2016-02-05 - 公布日： 2017-03-22 - 主分类号： H01L29/06 文献下载
摘要：一种半导体装置，具备第1电极、第2电极、设置在第1电极与第2电极之间的第1导电型第1半导体区域、在第1半导体区域的第1方向上与第1半导体区域交替地设置的含有第2导电型杂质的第2半导体区域、设置在第2半导体区域内的第1绝缘体区域、设置在第1半导体区域上的第3电极、和设置在第3电极的周围的第2绝缘体区域。
半导体装置

[发明专利]一种存储装置及其制造方法-CN200910140168.1无效
发明人：龙翔澜;赖二琨;施彦豪;陈逸舟;陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2009-07-08 - 公布日： 2010-06-16 - 主分类号： H01L27/24 文献下载
摘要：一种存储装置包含具有一PN结的一驱动器，该PN结是以包含一第一导电类型的一第一掺杂半导体区域以及不同于该第一导电类型的一第二导电类型的一第二掺杂半导体区域所形成，该第一掺杂半导体和该第二掺杂半导体之间定义一PN结，其中该第一掺杂半导体区域是以一单晶半导体所形成，以及该第二掺杂半导体区域包含一多晶半导体。同时，本发明揭露一种制造包含在一单晶半导体，像是在一半导体晶圆上，形成一第一导电类型的一第一掺杂半导体区域，以及形成不同于该第一导电类型的一第二导电类型的一第二掺杂多晶半导体区域，以定义在该第一掺杂多晶半导体区域和该第二掺杂多晶半导体区域之间出一
一种存储装置及其制造方法

[发明专利]半导体装置、半导体晶片和其制造方法-CN202010171982.6在审
发明人：刘家颖;杨武璋;刘嘉蓉;黄吉志 -专利权人：豪威科技股份有限公司
申请日： 2020-03-12 - 公布日： 2021-02-02 - 主分类号： H01L23/02 文献下载
摘要：本公开涉及半导体装置、半导体晶片和其制造方法。本公开提供了一种半导体装置。所述半导体装置包含半导体衬底和第一深沟槽隔离DTI结构，所述第一DTI结构填充有形成于所述半导体衬底上的介电材料。所述第一DTI结构安置在第一密封环区域中并延伸到所述半导体衬底中。所述半导体衬底具有像素阵列区域和第一密封环区域。所述第一密封环区域靠近所述半导体衬底的边缘并围绕所述像素阵列区域。所述第一DTI结构形成于所述第一密封环区域中并围绕所述像素阵列区域。
半导体装置晶片制造方法

[发明专利]半导体装置-CN201510546433.1有效
发明人：原琢磨;野津哲郎 -专利权人：株式会社东芝
申请日： 2015-08-31 - 公布日： 2019-08-13 - 主分类号： H01L29/78 文献下载
摘要：根据一个实施方式的半导体装置，包括元件区域和包围所述元件区域的终端区域，该半导体装置还包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域第一电极与所述第一半导体区域电连接，第二电极与所述第三半导体区域电连接。第三电极和第四电极位于所述元件区域中。从所述第一电极到所述第三电极的距离比从所述第一电极到所述第四电极的距离短。
半导体装置

[发明专利]半导体装置-CN201510100815.1在审
发明人：镰田周次 -专利权人：株式会社东芝
申请日： 2015-03-06 - 公布日： 2016-02-10 - 主分类号： H01L29/739 文献下载
摘要：半导体装置包括：半导体衬底，具有第一面、及第二面；第一半导体层，设置在半导体衬底的第一面侧；第二半导体层，设置在第一半导体层的第二面侧；第三半导体层，设置在第二半导体层的第二面侧；栅极层，设置在半导体衬底内部，在第一方向延伸，在第二方向上并列配置，第一面侧的端部比第三半导体层靠近第一面侧；第一半导体区域，设置在第一栅极层与第二栅极层之间的第三半导体层；栅极绝缘膜，设置在第一栅极层与第二半导体层、第三半导体层、及第一半导体区域之间，与除第一半导体区域外的区域之间的膜厚是厚于与第一半导体区域之间的膜厚；发射电极，电连接第一半导体区域；及集电极，电连接第一半导体层。
半导体装置

[发明专利]半导体装置及其制造方法-CN202080098195.1在审
发明人：玉城朋宏 -专利权人：三菱电机株式会社
申请日： 2020-03-13 - 公布日： 2022-11-01 - 主分类号： H01L21/265 文献下载
摘要：使用具有第1主面(10a)以及第2主面(10b)的半导体基板(10)形成半导体装置(100)。在半导体基板(10)的第1主面(10a)与第2主面(10b)之间形成有第1导电类型的第1半导体区域(101；201)。在第1半导体区域(101；201)与第1主面(10a)之间形成有第2导电类型的第2半导体区域(102、202)。第1半导体区域(101；201)包含氢关联施主，第1半导体区域(101；201)的氢关联施主的浓度是第1半导体区域(101；201)的杂质浓度以上。
半导体装置及其制造方法

[实用新型]N沟道大功率半导体恒电流二极管-CN200720200015.8无效
发明人：刘桥 -专利权人：贵州大学
申请日： 2007-01-15 - 公布日： 2008-05-28 - 主分类号： H01L29/861 文献下载
摘要：本实用新型公开了一种N沟道大功率半导体恒电流二极管，它包括N型半导体衬底(2)，在N型半导体衬底(2)下连接有电极(1)，在N型半导体衬底(2)上设有P型半导体区域(6)和(3)，在P型半导体区域(6)和(3)之间设有N型沟道(4)，在N型沟道(4)上设有N⁺型半导体(7)，P型半导体区域(3)、N⁺型半导体区域(7)与P型半导体区域(6)通过电极(8)连接，在P型半导体区域(3)上设有N⁺型半导体(5)，N⁺型半导体(5)连接有电极(9)。本实用新型的特点是通过半导体器件结构的物理过程实现恒流特性，具有利用半导体物理特性、实现恒流电路的功能，结构简单，可以直接恒流驱动负载的优点。
沟道大功率半导体电流二极管