“刻蚀截止层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2567698个，建议您升级VIP下载更多相关专利

[发明专利]生长CMOS图像传感器反光膜的方法-CN201410254080.3在审
发明人：范晓;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2014-06-09 - 公布日： 2014-08-20 - 主分类号： H01L27/146 文献下载
摘要：一种生长CMOS图像传感器反光膜的方法，包括：在逻辑区上形成栅极多晶硅及多晶硅侧墙之后，在逻辑区以及形成光电二极管的像素区上沉积一层反光膜刻蚀截止层，反光膜刻蚀截止层包括氧化物层上方的氮化物层；刻蚀掉光电二极管上方的反光膜刻蚀截止层；沉积包括下层氧化物层和上层氮化物层的反光膜；将逻辑区及像素区中除了光电二极管上方之外的区域的反光膜刻蚀掉；将逻辑区中将要形成硅化物的区域上的反光膜刻蚀截止层刻蚀掉，随后在去除了反光膜刻蚀截止层的区域表面生长硅化物；在逻辑区和像素区中沉积接触孔刻蚀截止层；在逻辑区和像素区中进行层间电介质沉积，并对沉积的层间电介质进行化学机械抛光平坦化处理以形成层间电介质层。
生长 cmos 图像传感器反光方法

[发明专利]一种半导体器件及其制作方法-CN201710019827.0有效
发明人：张学军;张志宇;薛栋林;王孝坤;程强 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2017-01-11 - 公布日： 2019-05-21 - 主分类号： G03H1/04 文献下载
摘要：本申请提供一种半导体器件及其制作方法，在形成刻蚀膜之前增加一层截止膜，截止膜的刻蚀速率低于刻蚀膜的速率。在对刻蚀膜进行刻蚀时，刻蚀速率快的部分，刻蚀膜首先被刻蚀完成，此时开始刻蚀截止膜；而刻蚀速率较小的部分继续刻蚀刻蚀膜，由于截止膜的刻蚀速率低于刻蚀膜的刻蚀速率，因此，刻蚀膜被刻蚀较快的部分在截止膜部分等待刻蚀较慢的部分到达截止膜当刻蚀较慢的刻蚀膜被刻蚀掉时，结束整个刻蚀加工过程，以形成计算全息图。本发明提供的半导体器件制作方法中将刻蚀膜的刻蚀深度均匀性转化为刻蚀膜的生长均匀性，刻蚀膜的生长均匀性相对于刻蚀膜的刻蚀深度均匀性更容易实现，从而降低了半导体器件的制作工艺对刻蚀设备精度的要求。
一种半导体器件及其制作方法

[发明专利]一种用于LED芯片表面的粗化方法及具粗化表面的LED芯片-CN202110234520.9有效
发明人：杨克伟;曲晓东;赵斌;陈凯轩 -专利权人：厦门乾照光电股份有限公司
申请日： 2021-03-03 - 公布日： 2022-09-02 - 主分类号： H01L33/22 文献下载
摘要：本发明提供了一种用于LED芯片表面的粗化方法及具粗化表面的LED芯片，本发明提供的用于LED芯片表面的粗化方法，通过将导电基板与外延结构键合后，利用腐蚀截止层作为DE刻蚀时的刻蚀截止，从而在沟槽内部ICP刻蚀气体截止，第一层胶充当粗化掩膜版，在DE刻蚀时完成对外延结构的干法粗化。相对于粗化与DE刻蚀进行分离的传统工艺，此发明将DE刻蚀与粗化相结合，在DE刻蚀的同时对图形进行粗化，可以显著提升效率。同时，对产品匀双层胶，可以通过光刻板图形以及曝光工艺对第一层胶的图形和倾斜角度进行调节，从而对最终的粗化形貌进行调整。
一种用于 led 芯片表面方法具粗化

[发明专利]去除光刻胶层方法-CN200810113693.X无效
发明人：魏莹璐;吴国燕 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2008-05-29 - 公布日： 2009-12-02 - 主分类号： G03F7/26 文献下载
摘要：一种去除光刻胶层方法，包括：提供半导体衬底，所述半导体衬底上形成有经过刻蚀的器件层以及用于掩膜的光刻胶层；采用含氧气体灰化光刻胶层，其中，所述灰化温度根据待形成的MOS晶体管的截止漏电流的大小选取。本发明在形成半导体器件的灰化过程中通过根据MOS晶体管的截止漏电流的大小选取灰化温度，避免灰化工艺使MOS晶体管的截止漏电流增大。本发明通过在刻蚀形成栅极的装置中原位(in-situ)进行灰化，在减小灰化工艺影响截止漏电流大小的同时，减少了置入反应离子刻蚀装置中抽真空等步骤，加快了半导体器件循环时间。
去除光刻方法

[发明专利]一种P-GaN增强型HEMT器件的制备方法-CN202310062157.6在审
发明人：岳建英;沈波;康香宁;杨学林;张立胜;贺钟冶;赵斌 -专利权人：北京中博芯半导体科技有限公司
申请日： 2023-01-17 - 公布日： 2023-03-14 - 主分类号： H01L21/335 文献下载
摘要：本发明的制备方法至少包括以下步骤：1）制作P‑GaN型外延片：依次在Si衬底上生长AlN/GaN缓冲层、GaN沟道层、AlGaN势垒层、Al截止层和P‑GaN帽层，即可得到所述P‑GaN型外延片；2）将所述P‑GaN型外延片清洗后进行光刻；3）将光刻后的所述P‑GaN型外延片采用刻蚀气体进行刻蚀；所述刻蚀气体包括含氟气体。本发明通过设置Al截止层，能与含氟气体反应形成性质稳定的聚合物，从而保护阻挡层不受损伤，具有较高的刻蚀选择比和刻蚀精度。
一种 gan 增强 hemt 器件制备方法

[发明专利]一种高精度硅基掩模版及其加工方法-CN202010279272.5在审
发明人：魏钰;周成刚;王秀霞;何逸昭;孙剑 -专利权人：中国科学技术大学
申请日： 2020-04-10 - 公布日： 2021-10-19 - 主分类号： C23C14/04 文献下载
摘要：本发明采用SOI片作为基底，SOI片中间的氧化硅层既可以作为正面深硅刻蚀的截止层，又可以作为背面开窗湿法刻蚀的截止层，可以在背面湿法刻蚀时保护正面的精细图形，有效防止刻蚀液从背面破坏正面的图形；同时采用先干刻正面图形再湿刻开窗的工艺顺序，可以提高正面深硅刻蚀的均匀性，硅片不同区域的刻蚀深度的偏差在5％以内。
一种高精度硅基掩模版及其加工方法

[发明专利]带有选择性截止层的碳化硅高温离子注入掩模的制造方法-CN201310559750.8有效
发明人：刘新宇;许恒宇;汤益丹;蒋浩杰;赵玉印;申华军;白云;杨谦 -专利权人：中国科学院微电子研究所
申请日： 2013-11-12 - 公布日： 2014-02-12 - 主分类号： H01L21/266 文献下载
摘要：本发明公开了一种带有选择性截止层的碳化硅高温离子注入掩模的制造方法，包括：清洗碳化硅衬底；在碳化硅衬底上采用热氧化的方法生长离子注入牺牲层薄膜；采用LPCVD方法在得到的离子注入牺牲层薄膜上生长用于控制刻蚀工艺的选择性截止层；采用外延或者生长的方法，在选择性截止层上形成绝缘介质掩蔽层；在绝缘介质掩蔽层上匀光刻胶，并光刻显影出选择性离子注入区域窗口；从选择性离子注入区域窗口对绝缘介质掩蔽层进行干法刻蚀或者腐蚀直至选择性截止层的表面；继续刻蚀或腐蚀直至离子注入牺牲层表面，并去掉光刻胶，获得超薄离子注入牺牲层薄膜。
带有选择性截止碳化硅高温离子注入制造方法

[发明专利]一种精确控制深度的微纳米结构的制作方法-CN201410609276.X无效
发明人：邓启凌;张满;秦燕云;史立芳;曹阿秀;庞辉 -专利权人：中国科学院光电技术研究所
申请日： 2014-10-31 - 公布日： 2015-02-04 - 主分类号： B81C1/00 文献下载
摘要：本发明涉及一种精确控制深度的微纳米结构的制作方法，属于先进材料和微纳米结构加工技术领域，该制作方法选择耐刻蚀的材料作为刻蚀截止层，利用成膜技术在其表面形成一层厚度为目标深度的结构层材料；然后在结构层表面涂覆一层抗蚀剂，利用微纳加工工艺在抗蚀剂上制作出所需的微纳米结构；以抗蚀剂微纳结构为掩模，通过刻蚀传递工艺将微纳结构转移到结构层材料上，直至到达耐刻蚀的刻蚀截止层，刻蚀终止；去除残留在结构层上的抗蚀剂，得到深度为目标值的微纳米结构
一种精确控制深度纳米结构制作方法

[发明专利]减小栅极高度损失的方法-CN202111515971.6在审
发明人：徐长文 -专利权人：上海集成电路研发中心有限公司
申请日： 2021-12-03 - 公布日： 2023-06-06 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种减小栅极高度损失的方法，在栅极上形成第一截止层与第二截止层，所述第二截止层作为第一次平坦化的停止层，所述第一截止层作为第二次平坦化的停止层，能够避免两次平坦化直接接触栅极，从而减少了栅极高度的损失；并且在制作栅极时栅极的高度无需再增加，则栅极线条刻蚀和源漏外延生长刻蚀以及栅极切断三个步骤中的深宽比无需再增加，从而扩大了工艺窗口；另外，平坦化工艺不接触到栅极会使工艺难度降低，而且在进行栅极切断时采用第二截止层作为掩膜，减少了一次硬掩膜层的沉积，简化了工艺。
减小栅极高度损失方法

[发明专利]具有渐缩的圆柱形存储节点的电容器及其制造方法-CN200710141773.1有效
发明人：曹豪辰;朴哲焕;金在洙;李东均 -专利权人：海力士半导体有限公司
申请日： 2007-08-21 - 公布日： 2008-07-02 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种电容器，其通过在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层来制成。该模具绝缘层和刻蚀截止层被刻蚀以在该存储节点接触插头的上部分形成孔。在包括该孔的该模具绝缘层上方沉积渐缩层。该渐缩层和缓冲氧化物层被回刻蚀使得只在该刻蚀的孔的上端部分保留该减缩层。在该保留的缩减层上方的该刻蚀的孔上形成金属存储节点层。去除该模具绝缘层和保留的渐缩层以形成具有减缩上端的圆柱形存储节点。在该存储节点上方形成介电层和平板节点。通过防止由圆柱形存储节点的倾斜产生的相邻存储节点间的桥接来稳定地实现了圆柱形电容器。
具有圆柱形存储节点电容器及其制造方法

[发明专利]一种优化可靠性的MOS器件及其制造方法-CN202310369323.7在审
发明人：张恒源;刘斌凯;徐显修;陈越;龚妮娜 -专利权人：浙江广芯微电子有限公司
申请日： 2023-04-10 - 公布日： 2023-08-08 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种优化可靠性的MOS器件及其制造方法，该方法为：在第一导电类型的衬底上侧淀积外延层，外延层上刻蚀沟槽并在槽内回填单晶硅，后在该沟槽的上表面制作第二导电类型的体区；在沟槽右侧环区制作形成多个N+环；在外延层上侧长场氧化层，并将有源区内的场氧化层刻蚀去除；在有源区内的外延层上侧长栅氧化层，并在栅氧化层和场氧化层的上侧淀积多晶硅层，采用第二导电类型的杂质对多晶硅层进行掺杂，后刻蚀形成多晶栅和多晶硅条；在体区内和终端区的外延层外端内分别制作第一导电类型的源区和截止环区；再淀积介质层，并在介质层上刻蚀出接触孔；在介质层和接触孔内溅射金属层，金属层经刻蚀形成源极金属、栅极金属和截止环金属。
一种优化可靠性 mos 器件及其制造方法

[发明专利]一种形成IGBT场截止埋层的制备方法-CN202111022267.7在审
发明人：周倩 -专利权人：上海菱芯半导体技术有限公司
申请日： 2021-09-01 - 公布日： 2021-12-03 - 主分类号： H01L29/06 文献下载
摘要：一种形成IGBT场截止埋层的制备方法。包括以下步骤：选用FZ硅片作为N型衬底；去除N型衬底表面氧化层，在所述N型衬底的正面注入N型杂质并高温推结外延生长形成N型场截止埋层；在所述N型衬底的背面进行减薄处理；在所述N型场截止埋层上进行外延层生长；翻转所述N型衬底，在其背面进行后续常规正面工艺，栅极的生长与刻蚀，P型井和重掺杂的N型区的注入和激活，层间隔离层形成与刻蚀，以及发射极金属层的形成；将所述外延层全部去除；在所述N型场截止埋层上进行P型收集极的注入
一种形成 igbt 截止制备方法

[发明专利]一种硅基三维扇出集成封装方法及结构-CN201910870925.4在审
发明人：王成迁;明雪飞;吉勇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-09-16 - 公布日： 2019-11-22 - 主分类号： H01L23/488 文献下载
摘要：首先提供背面沉积有截止层的硅基，在所述截止层上键合玻璃载板；接着在所述硅基正面刻蚀出凹槽和TSV通孔，在凹槽中埋入母芯片并用干膜材料填满；然后将若干个子芯片焊接到所述硅基正面，并塑封整个硅基正面；去除所述玻璃载板和所述截止层，在所述母芯片和硅基背面分别刻蚀凹槽并埋入子芯片；再用干膜材料填满，在子芯片的焊盘处开口，完成n层布线；最后制作阻焊层和凸点，最后减薄、切割完成封装。
硅基截止层玻璃载板材料填满母芯片子芯片干膜埋入背面集成电路封装集成封装刻蚀凹槽阻焊层布线焊盘减薄键合刻蚀扇出塑封凸点沉积去除封装切割三维开口并用芯片制作

[发明专利]一种深硅刻蚀制作高精度通孔的方法-CN201710842404.9有效
发明人：吴丽翔;王俊力;卓文军;陈曦;王高峰 -专利权人：杭州电子科技大学
申请日： 2017-09-18 - 公布日： 2019-11-05 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种深硅刻蚀制作高精度通孔的方法。现有方法刻蚀深度空间分布不均匀，从而改变硅通孔的侧壁及底部轮廓。本发明方法首先在基底上依次制备SiO₂薄膜层和多晶硅薄膜，然后通过紫外光刻将所设计圆环相间的图形转移到裸硅片背面的光刻胶上，再按照图案进行深硅刻蚀，将基底刻穿至刻蚀截止层，去除裸硅片背面残余的光刻胶后重新旋涂光刻胶，将所设计的基准通孔图案通过紫外光刻转移到光刻胶上；显影后，将整个硅片浸入氢氟酸溶液中，对截止层进行湿法腐蚀，基准通孔区域内的圆环完全脱落，形成高精度通孔。本发明方法可以解决深硅刻蚀过程中因负载效应所导致的通孔侧壁轮廓形状畸变问题，提高微型通孔的刻蚀精度。
一种刻蚀制作高精度方法

[发明专利]功率半导体器件及制造方法和截止环-CN201410042993.9在审
发明人：李理;马万里;赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-01-29 - 公布日： 2015-07-29 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种功率半导体器件及制造方法和截止环，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并在沟槽下方设置通过向沟槽注入离子所形成的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。
功率半导体器件制造方法截止

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条