“硬掩模膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1001171个，建议您升级VIP下载更多相关专利

[发明专利]一种磁性隧道结接触电极及其形成方法-CN201610443364.6有效
发明人：张云森;肖荣福;郭一民 -专利权人：上海磁宇信息科技有限公司
申请日： 2016-06-20 - 公布日： 2020-05-26 - 主分类号： H01L43/02 文献下载
摘要：本发明提供了一种磁性隧道结接触电极及其形成方法，接触电极包括钌接触膜层和种子层的双层结构；形成步骤是：S1.提供包括底电极、第一电介质层、MTJ结构单元、钽顶电极和第二电介质层的衬底；步骤S2.衬底上形成接触电极膜层和硬掩模膜层；S3.图形化转移接触电极图案到硬掩模膜层；S4.刻蚀硬掩模膜层；S5.刻蚀接触电极膜层；S6.生长第三电介质层将接触电极填满；S7.将接触电极表面磨平直到硬掩模膜层全部磨掉；S8.在接触电极上形成顶电极连接孔刻蚀阻止层和第四电介质层
一种磁性隧道接触电极及其形成方法

[发明专利]硬掩模组合物、硬掩模层以及形成图案的方法-CN202011089400.6在审
发明人：金昇炫;郑铉日;金尙美;金铃根;朴相喆 -专利权人：三星SDI株式会社
申请日： 2020-10-13 - 公布日： 2021-04-30 - 主分类号： G03F7/09 文献下载
摘要：本发明提供一种硬掩模组合物、硬掩模层以及形成图案的方法，所述硬掩模组合物包含聚合物和溶剂，所述聚合物包含由化学式1表示的结构单元。在化学式1中，A、B以及R1到R5的定义如本说明书中所描述。所述硬掩模组合物能够改进耐蚀刻性和膜密度。
模组硬掩模层以及形成图案方法

[发明专利]包含含有羟基的咔唑酚醛清漆树脂的形成抗蚀剂下层膜的组合物-CN201180057083.2有效
发明人：新城彻也;奥山博明;桥本圭祐;染谷安信;柄泽凉;加藤雅一 -专利权人：日产化学工业株式会社
申请日： 2011-12-05 - 公布日： 2013-07-31 - 主分类号： G03F7/11 文献下载
摘要：本发明的课题是提供用于半导体装置制造的光刻工艺的具备耐热性的形成抗蚀剂下层膜的组合物。作为解决本发明课题的方法是一种形成抗蚀剂下层膜的组合物，其包含聚合物，所述聚合物包含下述式(1)所示的单元结构和式(2)所示的单元结构，所述聚合物以摩尔比计为3～97：97～3的比例包含式(1)所示的单元结构和式本发明涉及一种半导体装置的制造方法，其包括下述工序：在半导体基板上通过形成抗蚀剂下层膜的组合物来形成下层膜的工序；在该下层膜上形成硬掩模的工序；然后在该硬掩模上形成抗蚀剂膜的工序；通过光或电子束的照射与显影来形成图案化了的抗蚀剂膜的工序；按照图案化了的抗蚀剂膜对硬掩模进行蚀刻的工序；按照图案化了的硬掩模对该下层膜进行蚀刻的工序；以及按照图案化了的下层膜对半导体基板进行加工的工序。
包含含有羟基酚醛清漆树脂形成抗蚀剂下层组合

[发明专利]用于SOC图案上的图案反转的被覆用组合物-CN201580043291.5有效
发明人：谷口博昭;中岛诚;柴山亘;武田谕;若山浩之;坂本力丸 -专利权人：日产化学工业株式会社
申请日： 2015-08-11 - 公布日： 2020-02-07 - 主分类号： G03F7/40 文献下载
摘要：本发明的课题是提供对于被加工基板上所形成的高低差基板，可以良好地填埋于其图案间，并且形成平坦的膜的图案反转用树脂组合物。作为解决本发明课题的方法涉及用于下述工序的被覆用聚硅氧烷组合物，所述工序为：在半导体基板上2形成有机下层膜3的工序(1)，在有机下层膜3上涂布硅硬掩模形成用组合物进行烧成而形成硅硬掩模4的工序(2)，在上述硅硬掩模上涂布抗蚀剂组合物而形成抗蚀剂膜5的工序(3)，将该抗蚀剂膜5进行曝光，曝光后将抗蚀剂膜显影而获得抗蚀剂图案的工序(4)，硅硬掩模4的蚀刻工序(5)，有机下层膜3的蚀刻工序(6)，在经图案化的有机下层膜3上涂布本发明的被覆用聚硅氧烷组合物，通过回蚀使该有机下层膜的上表面露出的工序(7a、7b)，对有机下层膜3进行蚀刻而将图案反转的工序(8)。
用于 soc 图案反转被覆组合

[发明专利]一种横向修剪缩微磁性隧道结图案的方法-CN201611129951.4有效
发明人：张云森;肖荣福 -专利权人：上海磁宇信息科技有限公司
申请日： 2016-12-09 - 公布日： 2021-12-17 - 主分类号： H01L43/12 文献下载
摘要：本发明公开了一种横向修剪缩微磁性隧道结图案的方法，包括：第一步骤：在底电极基底上依次形成磁性隧道结多层膜、硬掩模膜层和牺牲掩模膜层；第二步骤：形成磁性隧道结图案，并采用横向修剪工艺对磁性隧道结图案进行修剪缩微；第三步骤：对牺牲掩膜层和硬掩模膜层进行刻蚀，并采用横向修剪工艺对继续磁性隧道结图案进行修剪以获得更精细尺寸的磁性隧道结掩模；第四步骤：对磁性隧道结多层膜进行刻蚀，以完成磁性隧道结的小型化制作。
一种横向修剪缩微磁性隧道图案方法

[发明专利]图案化多层硬掩模以制造20纳米及更小磁性随机存取存储器装置-CN201880060745.3在审
发明人：杨毅;王郁仁;杰斯明·哈克;锺汤姆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-18 - 公布日： 2020-05-15 - 主分类号： H01L43/12 文献下载
摘要：提供金属掩模层在磁性穿隧介面堆叠上。多层介电硬掩模膜层形成在金属硬掩模上，其中各后继介电硬掩模相对于其下层及上层具有蚀刻选择性。介电硬掩模层相对于其下层及上层被依序选择性地蚀刻，其中各后继图案的尺寸小于前一个图案的尺寸。相对于最底介电质组合及金属硬掩模图案，选择性地蚀刻磁性穿隧介面堆叠，以形成磁性穿隧介面装置，其具有小于最底图案的尺寸的磁性穿隧介面图案的尺寸。
图案多层硬掩模制造 20 纳米磁性随机存取存储器装置

[发明专利]使用氮化铝膜制造半导体器件的栅极的方法-CN200410081784.1无效
发明人：李泰赫;张准洙;朴东洙 -专利权人：海力士半导体有限公司
申请日： 2004-12-31 - 公布日： 2005-12-14 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种使用氮化铝膜制造半导体器件栅极的方法，该方法包括：清洁半导体衬底的表面；氮化该衬底的表面；在半导体衬底的表面上形成包括氮化铝膜的栅极介电膜；在该栅极介电膜上淀积一栅极导电层与一硬掩模层；以及蚀刻该硬掩模层、栅极导电层与栅极介电膜以形成栅极。
使用氮化制造半导体器件栅极方法

[发明专利]使用溶剂显影光刻工艺用的用于形成有机下层膜的组合物的半导体装置制造方法-CN201380035136.X有效
发明人：染谷安信;武田谕;桥本圭祐;新城彻也;坂本力丸 -专利权人：日产化学工业株式会社
申请日： 2013-06-21 - 公布日： 2020-05-22 - 主分类号： G03F7/11 文献下载
摘要：本发明的课题是提供一种使用能够形成良好图案而不发生分辨极限恶化的下层膜材料的半导体装置的制造方法。解决手段是一种半导体装置的制造方法，其特征在于，在半导体基板上形成有机下层膜的工序中，在该有机下层膜上形成无机硬掩模的工序中，在该无机硬掩模上形成抗蚀剂膜的工序中，在通过进行光或电子射线的照射和溶剂显影而形成抗蚀剂图案的工序中，在利用抗蚀剂图案对该无机硬掩模进行蚀刻的工序中，在利用图案化了的无机硬掩模对有机下层膜进行蚀刻的工序中，以及在利用图案化了的有机下层膜对半导体基板进行加工的工序中，该有机下层膜是通过用于形成有机下层膜的组合物的涂布和加热而获得的有机下层膜
使用溶剂显影光刻工艺用于形成有机下层组合半导体装置制造方法

[发明专利]刻蚀形成硅通孔的方法与硅通孔刻蚀装置-CN201510318240.0有效
发明人：李俊良;倪图强 -专利权人：中微半导体设备（上海）有限公司
申请日： 2015-06-11 - 公布日： 2018-12-25 - 主分类号： H01L21/3065 文献下载
摘要：其中的在硅基片的背面刻蚀形成硅通孔的方法，包括：将硅基片以背面朝上的方式放置于等离子体刻蚀装置的反应腔中，所述硅基片背面的硅材料层的上方形成有硬掩膜层，所述硬掩膜层上方形成有光刻胶图案；以所述光刻胶图案为掩模，刻蚀所述硬掩膜层，以形成硬掩膜图案；去除残余的光刻胶图案；以所述硬掩膜图案以掩模，刻蚀下方的硅材料层，以初步形成硅通孔；去除残余的硬掩膜图案；全局刻蚀所述硅材料层；将硅基片移出所述反应腔。
刻蚀形成硅通孔方法装置

[发明专利]SRAM及其制作方法-CN202210603301.8有效
发明人：蔡君正;王焕琛;吴建兴;王彦勋 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-05-31 - 公布日： 2022-08-26 - 主分类号： H01L27/11 文献下载
摘要：本发明提供一种SRAM及其制作方法，对应多晶硅层中的间隙的开口图形，经光阻层、SHB层和ODL层叠加而成的多层膜层结构传递到硬掩模层，多层膜层结构依次传递图形及尺寸，提高开口图形的解析度和保真度。以硬掩模层为掩膜干法刻蚀多晶硅层，在多晶硅层中形成间隙，得到栅极。多晶硅层图形规则，避免过多刻蚀形成较尖形状；而且以硬掩模层为掩膜干法刻蚀多晶硅层，有硬掩模层的保护以及多晶硅层图形规则的情况下，避免了STI经湿法刻蚀造成深度方向的凹陷。
sram 及其制作方法

[发明专利]具有限定的硬掩模开口的发光二极管器件-CN202180020246.3在审
发明人： E·W·杨;沈于甄;符致渊;张耀明 -专利权人：亮锐有限责任公司
申请日： 2021-03-08 - 公布日： 2022-10-18 - 主分类号： H01L25/075 文献下载
摘要：硬掩模层在半导体层上方，硬掩模层中具有多个开口，每个开口部分填充有衬垫层并且部分填充有p金属材料塞，p金属材料塞具有宽度；并且钝化膜在硬掩模层上，钝化膜中具有限定宽度的多个钝化膜开口，每个钝化膜开口的宽度小于
具有限定硬掩模开口发光二极管器件

[发明专利]形成图像传感器器件中的多晶硅栅极结构的方法-CN201610670908.2有效
发明人：贾钧伟;周俊豪;许凯钧;李国政;丁世汎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-16 - 公布日： 2021-11-09 - 主分类号： H01L27/146 文献下载
摘要：接下来，在多晶硅层上方沉积保护膜。在保护膜上方形成硬掩模，并图案化多晶硅栅极结构。此后，剥离硬掩模。保护膜显示对多晶硅层的蚀刻选择性并具有40和60埃之间的厚度。通过磷酸溶液湿蚀刻工艺去除硬掩模。
形成图像传感器器件中的多晶栅极结构方法

[发明专利]一种去除栅极硬掩膜层的方法-CN201510703881.8在审
发明人：桑宁波;李润领;关天鹏 -专利权人：上海华力微电子有限公司
申请日： 2015-10-26 - 公布日： 2016-02-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及半导体器件优化领域，尤其涉及一种去除栅极硬掩膜层的方法。通过增加两步薄膜沉积和化学机械研磨形成一层保护层，将栅极和栅极两侧的硬掩模层覆盖，仅暴露出栅极顶部的硬掩模层，然后采用过量的热磷酸将栅极顶部的硬掩模层去除，然后再使用稀氢氟酸湿法刻蚀将保护层去除，再次通过热磷酸将栅极两侧的硬掩模层减薄或者去除可以降低在硬掩模去除时对栅极两侧的过刻蚀导致的多晶硅栅的消耗，避免了沟道长度变小导致的器件参数的漂移等影响，提高了器件的可靠性。
一种去除栅极硬掩膜层方法

[发明专利]半导体结构的形成方法-CN202011080516.3在审
发明人：张冬平;张海洋;郑二虎 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-10-10 - 公布日： 2022-04-12 - 主分类号： H01L21/033 文献下载
摘要：半导体结构的形成方法，包括：提供初始基底；在初始基底上依次形成硬掩模材料层和底部芯轴材料层；在底部芯轴材料层上形成多个分立的第一芯轴层和第一复合芯轴层；第一复合芯轴层顶部覆盖有保护层，第一芯轴层顶部未覆盖保护层；形成覆盖第一芯轴层侧壁和第一复合芯轴层侧壁的第一侧墙掩膜层；去除第一芯轴层，并以第一侧墙掩膜层和第一复合芯轴层为掩膜刻蚀底部芯轴材料层，形成多个分立的第二芯轴层；形成覆盖第二芯轴层侧壁的第二侧墙掩膜层；去除第二芯轴层，并以第二侧墙掩膜层为掩膜刻蚀硬掩模材料层，形成图案化的硬掩模层；以图案化的硬掩模层为掩膜图案化初始基底，形成目标图案。
半导体结构形成方法

[发明专利]一种磁性随机存储器自对准顶电极的形成方法-CN201911265616.0有效
发明人：张云森;郭一民;肖荣福;陈峻 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-12-11 - 公布日： 2023-03-21 - 主分类号： H10N50/01 文献下载
摘要：本发明涉及集成电路技术领域，具体涉及一种磁性随机存储器自对准顶电极的形成方法；包括以下步骤：S1设置基底；S2在基底上依次形成粘连层和硬掩模层；S3采用与MTJ相反的图案对MTJ进行图行化定义；S4将MTJ相反图案转移到硬掩模层底部，并对硬掩模膜层行刻蚀；S5沉积顶电极材料并覆盖硬掩模，形成自对准顶电极；S6移除顶电极材料、硬掩模材料和残留物；本发明的适合制备超精细的MRAM电路，用以解决PR弯曲和倒伏，不能正常的转移图案到MTJ单元，导电硬掩模侧壁倾斜角度过大，有利于MTJ单元的小型化，降低了MRAM电路位线和MTJ单元短路的风险。
一种磁性随机存储器对准电极形成方法